在MSP430单片机中，一个时钟周期 = MCLK晶振的倒数。假如MCLK是8MHz，则一个时钟周期为1/8us。
一个机器周期 = 一个时钟周期，即430每个动作都能完结一个根本操作。
一个指令周期 = 1~6个机器周期，详细依据详细指令而定。
别的，指令长度仅仅一个存储单位，与时刻没有必定的联系。
MSP430单片机的时钟模块首要包含：
三个时钟：辅佐时钟ACLK 、主时钟MCLK 、子体系时钟SMCLK
三个振动器：低频时钟源LFXT1 、高频时钟源XT2 、数字操控RC振动器DCO
而MSP430单片机作业所需时钟便是由这些振动器振动后经处理发生的。
(1)ACLK:是LFXT1CLK信号经1/2/4/8分频后得到的，首要用作低速外围的时钟
(2)MCLK：是LFXT1CLK,XT2CLK,DCOCLK的三者之一决议，由软件挑选，然后经1/2/4/8分频后得到，首要用于CPU和体系
(3)SMCLK：可由LFXT1CLK和DCOCLK，或许XT2CLK与DCOCLK决议，然后经1/2/4/8分频后得到,首要用于高速外围模块
MSP430的时钟模块由DCOCTL,BCSCTL1,BCSCTL2,IE1,IFG1这五个寄存器来确认，详细的功用如下所示：
DCOCTL:操控DCO振动器
BCSCTL1:操控XT2，LFXT1，DCO振动，并操控ACLK的分频状况
BCSCTL2:设置三个时钟源别离挑选什么振动器
咱们在程序里对寄存器的设置，也便是对三个振动器进行设置，时钟振动器设置好了，还要对时钟模块进行设置，也便是让三个时钟模块MCLK SMCLK ACLK挑选相应的时钟振动器以得到不同频率的时钟。
PUC信号后，体系挑选内部电阻以完成频率的输出。RSELx = 4 与 DCOx = 3，开始时使DCO有一个适中的频率。MCLK与SMCLK的时钟信号悉数来自DCO，约为800KHz(芯片手册)。PUC信号后将LFXT1设置到LF形式(XTS=0)，而且关断HF形式(XTS=1)与关断XT2振动器。
(1)DCOCTL:DCO操控寄存器，地址为56H，初始值为60H
// 7 6 5 4 3 2 1 0
// DCO2 DCO1 DCO0 MOD4 MOD3 MOD2 MOD1 MOD0
//
// DCO0~DCO2:DCO Select Bit,界说了8种频率之一，而频率由注入直流发生器的电流界说
// MOD0~MOD4:Modulation Bit,频率的微调
//
// DCO的设置：经过设置DCOCTL和BCSCTL1,设置DCO的频率
// (1)DCO的调理：
设置DCOR比特来挑选是外部电阻仍是内部电阻,以确认一个基准频率
经过BCSCTL1寄存器的RSELx来进行分频，确认时钟频率；
经过DCOCTL寄存器中DCOx在标称频率基础上分段粗调，挑选频率；
经过DCOCTL寄存器中MODx的值对频率进行细调，挑选 DCOx 与 DCOx+1 之间的频率
// 留意：DCO作业在最高频率时，内部电阻正常值大约为200k，此刻DCO的作业频率大约为5MHz。
比如：
//DCOCTL初始值为60H，即DCOCTL |= DCO1 + DCO2;
DCOCTL |= DCO0 + DCO1 + DCO2; // Max DCO
//MOD0~MOD4:Modulation Bit,频率的微调一般坚持默许即可
//体系默许状况下，RSELx=4
(2)BCSCTL1(ACLK):Basic Clock System Control 1,地址为58H,初始值为84H
// 7 6 5 4 3 2 1 0
// XT2OFF XTS DIVA1 DIVA0 XT5V RSEL2 RSEL1 RSEL0
//
// RSEL2~RSEL0:挑选某个内部电阻以决议标称频率（0最低，7最高）
// XT5V:1,该比特未用，有必要挑选复位
// DIVA0~DIVA1:挑选ACLK的分频系数。DIVA=0,1,2,3(DIVA_0,DIVA_1…),ACLK的分频系数别离为:1,2,4,8
// XTS:挑选LFXT1作业在低频晶体形式(XTS=0)仍是高频晶体形式(XTS=1)
// XT2OFF:操控XT2振动器的敞开(XT2OFF=0)与封闭(XT2OFF=1)
//
// BCSCTL1的设置：初始值为84H
//运用XT2振动器
//操控XT2振动器的敞开(XT2OFF=0)与封闭(XT2OFF=1)
BCSCTL1 &= ~XT2OFF;//清OSCOFF/XT2
do
{
IFG1 &= ~OFIFG;//清OFIFG
OSC_Delay = 255;
while(OSC_Delay –);//延时等候
}
while(IFG1 & OFIFG);//直到OFIFG=0停止
//RSEL2~RSEL0:挑选某个内部电阻以决议标称频率（0最低，7最高）
BCSCTL1 |= RSEL0 + RSEL1 + RSEL2;// XT2on,max RSEL
//挑选ACLK的分频系数:DIVA=0,1,2,3,ACLK的分频系数别离为:1,2,4,8
//BCSCTL1 |= DIVA_2;//对ACLK进行2分频
//(3)BCSCTL2(SMCLK,MCLK):Basic Clock System Control 2,地址为58H,初始值为00H
// 7 6 5 4 3 2 1 0
// SELM1 SELM0 DIVM1 DIVM0 SELS DIVS1 DIVS0 DCOR
//
// DCOR:Enable External Resister,0—挑选内部电阻，1—挑选外部电阻
// DIVS0~DIVS1:DIVS=0,1,2,3,对应SMCLK的分频因子为1,2,4,8
// SELS:挑选SMCLK的时钟源,0:DCOCLK,1:XT2CLK/LFXTCLK
// DIVM0~DIVM1:挑选MCLK的分频因子,DIVM=0,1,2,3,对应MCLK的分频因子为1,2,4,8
// SELM0~SELM1:挑选MCLK的时钟源,0,1:DCOCLK,2:XT2CLK,3:LFXT1CLK
//
// BCSCTL2的设置：初始值为00H
//设置BCSCTL2,选定MCLK和SMCLK的时钟源XT2,并能够设置其分频因子
//留意：ACLK只能来源于LFXT1,能够在BCSCTL1里设置ACLK的分频，便是说ACLK最大只能为32768Hz(XIN 与 XOUT直接32.768KHz晶振)
//DCOR一般设置为默许值
//设置SMCLK的分频因子,DIVS0~DIVS1:DIVS=0,1,2,3,对应SMCLK的分频因子为1,2,4,8
//BCSCTL2 = DIVS_0;
//BCSCTL2 = DIVS_1;
//BCSCTL2 = DIVS_2;
//BCSCTL2 = DIVS_3;
//设置MCLK的分频因子,DIVM0~DIVM1:DIVM=0,1,2,3,对应MCLK的分频因子为1,2,4,8
//BCSCTL2 = DIVM_0;
//BCSCTL2 = DIVM_1;
//BCSCTL2 = DIVM_2;
//BCSCTL2 = DIVM_3;
//BCSCTL2:设置三个时钟源别离挑选什么振动器
//SELM0~SELM1:挑选MCLK的时钟源,0,1:DCOCLK,2:XT2CLK,3:LFXT1CLK
//挑选 MCLK 时钟源为XT2,
//BCSCTL2 = SELM_2 ;
//SELS:挑选SMCLK的时钟源,0:DCOCLK,1:XT2CLK/LFXTCLK
//挑选 SMCLK 时钟源为XT2
//BCSCTL2 = SELS ;
//挑选MCLK 与 SMCLK为XT2
BCSCTL2 = SELM_2 + SELS;
//(4)IE1,Interrupt Enable Register 1
// 7 6 5 4 3 2 1 0
// OFIE
// 7~2 and 0 : These bits may be used by other modules
// OFIE:Oscillator fault interrupt enable. 0—Interrupt not enabled
// 1—Interrupt enabled
//(5)IEG1,Interrupt Flag Register 1
// 7 6 5 4 3 2 1 0
// OFIFG
// 7~2 and 0 : These bits may be used by other modules
// OFIE:Oscillator fault interrupt flag. 0 No interrupt pending
// 1 Interrupt pending
//
在PUC信号后，默许状况下由DCOCLK作MCLK与SMCLK的时钟信号，因为DCOCTL初始值为60H，依据需要可将MCLK的时钟源别的设置为LFXT1或许XT2，设置次序如下：
//(1)清OSCOFF/XT2
//(2)清OFIFG
//(3)延时等候至少50us
//(4)再次查看OFIFG，假如仍置位，则重复(1)~(4)步，直到OFIFG=0停止
//(5)设置BCSCTL2的相应SELM
