近来，Altera公司推出业界首款浮点FPGA，它集成了硬核IEEE754兼容浮点运算功用，提高了DSP功用、规划人员的效能和逻辑功率。据悉，硬核浮点DSP模块集成在Altera20nmArria10FPGA和SoC中，以及14nmStratix10FPGA和SoC中。该新功用支撑规划人员以相同的定点功用和功率在浮点中完结其算法，且不会对功耗、面积或许密度发生任何影响，也不会丢失定点特性或功用。用户能够运用Altera的FPGA和SoC来满意大核算量运用需求，例如运用在高功用核算(HPC)、雷达、科学和医疗成像等范畴。
精度可调DSP体系结构
“超卓的功用归功于咱们立异的精度可调DSP体系结构(图)。”Altera公司首席DSP产品规划司理MichaelParker表明，“该技能在每一DSP模块中包含了一个高精度加法器和单精度乘法器。这些硬核DSP模块中内置了数千个浮点运算器，在20nm系列中，Arria10FPGA功用从140GigaFLOPS(GFLOPS)提升至1.5TeraFLOPS(TFLOPS);Altera的14nmStratix10FPGA系列将运用相同的体系结构，功用扩展到10TFLOPS。这是单个器材有史以来最高的功用指标。”
图：具有硬核浮点DSP模块的首款FPGA
该浮点核算单元与现有精度可调定点形式完结了无缝集成。规划人员能够在其规划中运用一切定点DSP处理特性，还能够根据需求将悉数规划或许部分规划更新到单精度浮点。IEEE754浮点一切复数都坐落DSP模块的硬核逻辑中，不占用可编程逻辑，即使是100%运用了DSP模块，浮点也支撑定点规划中类似的时钟速率。
大幅缩短开发时刻
MichaelParker称，天然支撑浮点功用关于规划人员在FPGA中完结杂乱的高功用算法十分重要。构建体系之前，在浮点中完结一切算法开发和仿真。完结算法后，一般还需求6～12个月的时刻在定点完结中进行剖析、转化并验证浮点算法。这一进程需求战胜以下三个问题：(1)有必要手动将浮点规划转化为定点，这需求工程师十分有经历，并且其完结的精度没有仿真高;(2)假如今后对算法进行任何修正，还需求再次进行手动转化，并且优化体系中定点算法的任何过程都不会反映在仿真中;(3)假如体系集成和测验进程中出现问题，要阻隔问题会十分困难。
运用Altera浮点FPGA能够协助规划人员战胜上述问题，它们能够将DSP规划直接转译成浮点硬件，而不是转化为定点，然后大幅缩短了时序收敛和验证时刻。比较之前的系列，硬核浮点DSP模块能够缩短近12个月的开发时刻。
将与GPGPU打开竞赛
据Altera方面泄漏，与Altera浮点FPGA竞赛的并非FPGA，而是GPGPU(GENERAL.htmltarget=_blank>GeneralPurposeGPU，即通用图形处理单元，它不是简略的图形引擎，而是通用核算加速器)。MichaelParker表明，这是因为其他FPGA供货商供给的“软核”浮点运用逻辑来完结复数浮点电路的功率不高，还不具竞赛力。
FPGA和GPGPU都能够运用OpenCL进行规划，但它们在算法完结上有很大的不同。GPGPU运用并行处理器体系结构，并行运转数千个浮点乘加小单元。算法被分红数万个线程，数据准备好后，映射到核算单元中。
Altera浮点FPGA在高功用核算方面具有杰出优势。首要，因为其流水线逻辑体系结构，数据流的处理延时要比GPGPU低得多;其次，FPGA的GFLOPS/W功用要优于GPGPU，这也意味着关于所要求的功率预算，FPGA完结的核算量一般要多于GPGPU;第三，FPGA具有很好的通用性和广泛的连通性，能够直接放在数据通路中处理经过的数据。Altera还专门增加了数据流至其OpenCL东西的选项，以契合OpenCL供给
商的扩展要求。
Altera公司软件和DSP产品商场司理AlbertChang介绍，2014年下半年，Altera将供给面向Arria10器材中硬核浮点DSP模块的浮点规划流程，包含演示和基准测验。在此之前，用户能够选用Arria10FPGA开端规划，运用软件浮点技能来完结浮点功用，在得到规划流程支撑后，软件东西会主动(一次从头编译)将浮点算法无缝映射到硬核浮点运算中，而不用运用软核逻辑。
