作者：杨怿菲，唐小华，王花朋
扭振（即改变振荡）广泛存在于各种反转轴系中，如内燃机曲轴、发电机、齿轮传动链等。就内燃机轴系而言，严峻的扭振会导致动力设备的部件开裂，形成不行估量的财产损失和人员伤亡。因而对扭振的动态丈量和监控一向为人们所注重。
现在依照对扭振信号的提取办法，扭振丈量能够分为模拟式、数字式和软件式。数字式扭振监测运用较为广泛。这一类仪器丈量精度较高，信号收集首要用单片机或单片机及CPLD。单片机收集信号速度低且体系实时性较差；用单片机结合CPLD完成，体系可扩展性欠好，一旦硬件做成很难改动，别的可编程器件与单片机接口的速率匹配也是一个瓶颈问题。
SOPC（System On Programmble Chip）是Altera公司提出的片上可编程体系解决方案。它将CPU、存储器、I／0接口、DSP模块、低电压差分信号（LVDS）技能、时钟数据康复技能（CDR）以及锁相环（PLL）等体系规划所必需的模块集成到一片FPGA上，构成一个可编程的片上体系，使所规划的电路在其规划、可靠性、体积、功耗、上市周期、开发本钱、产品保护及硬件晋级等多方面完成最优化。用SOPC技能完成扭振信号监测，在丈量精度、数据传输及核算、体系扩展等方面都有很大优势。
1 扭振监测原理及办法
轴系在旋转时若没有扭振，则轴的各瞬时速度都等于其均匀速度，轴上的齿轮盘也是匀速滚动，且传感器输出的每齿一个脉冲信号的重复周期是相同的。当轴系产生扭振时，相当于在轴系均匀速度上叠加了一个扭振的动摇，所以传感器输出的脉冲序列就不再是均匀间隔了，而是一个载波频率被扭振信号调制的调频信号。这个调频信号能够用脉冲记数法进行解调。设轴系旋转一周的时刻为tc，则均匀速度为
齿轮的齿数为N，再测出转n个齿的时刻为tn，tn在时刻内轴系的扭角为
因而只需测出tn和tc就可算出相应各￡。的扭角θn。
信号的拾取可选用光电编码器。光电编码器由光栅盘和光电检测设备组成，光栅盘是在必定直径的圆板上等分地注册若干个长方形孔。将光电编码器的光栅码盘安装在转轴上，且与转轴同心，当轴系滚动时光栅盘与轴同速旋转，经发光二极管等电子元件组成的检测设备输出若干脉冲信号，对脉冲信号计数，并经过核算就可得出θn。
2 扭振信号监测体系的规划及完成
2．1 体系结构及板级硬件规划
扭振信号测监体系的整体结构，如图1所示。
体系规划选用Altera公司的新一代低本钱FPGA—CycloneⅡ系列的EP2C35完成SOPC体系规划。体系硬件首要包含FPGA上的NiosⅡ处理器体系、FPGA外的接口和外设两部分。NiosⅡ处理器体系由依据Avalon Bus的NiosⅡCPU、串行接口、PIO、PIO操控器、存储器操控器、定时器以及片上RAM等IP组成。
外设包含：信号拾取整形模块、USB—Blaster-模块、Flash、SDRAM、LCD模块、电源模块、键盘等。信号由光电编码器拾取后经整形模块进入NiosⅡ处理器，Clock（体系时钟）模块供给50 MHz有源时钟和用户自界说的外部时钟。上位PC用软件接纳RS232发送的接连采样数据，依据规则好的协议，解码出需求的数据进行剖析。4个按键开关和PS／2，用于操控信号采样和数据发送，满意用户多种操控要求。体系经过PIO可完成对整形模块、键盘、LCD等外设的操控。存储器操控器别离与片外Flash和SDRAM衔接，完成对存储器的拜访。
2．2 体系硬件定制
2．2．1 FPGA硬件模块规划
硬件电路板测验完成后，需求规划FPGA硬件模块完成数据收集。模块各端口列表，如表1所示，信号收集仿真波形，如图2所示。输出信号中所有光电编码器时刻是体系时钟个数的计数值。最终经过软件模块核算得到均匀扭角、瞬时扭角以及差错。
如图2所示，当in_en高有用时，在WrestFlap_one上升沿，寄存器gride_cnt加l，一起gride_time，circl_TIme开端核算。当下一个WrestFlap_one上升沿时，寄存器gride_cnt加1，直加到一圈格数，然后又重新开端重复的核算。一起当下一个WrestFlap_one上升沿时gride_TIme输出核算了上一圈的光电编码器一格时刻。当gride_cnt一圈数完时，circl_TIme输出上一圈的总时刻。在WrestFlap_one下降沿，gride_en输出使能采样信号，高有用，此信号做为后端FIFO写使能信号。（图中椭圆区域为一圈光电编码信号的输出，仿真中规则一圈有10格，第1格对应的gride_TIme是207，第2格对应的gride_time是219…。）
2．2．2 SOPC硬件模块加载及体系构成
在SOPC Builder中进行扭振丈量体系制造。增加Ahera自有的丰厚IP核，挑选SOPC Builder生成HDL代码的类型为Verilog，挑选芯片EP2C35，确认体系作业频率，制造处理器选项，界说处理器地址，制造外围设备，组织存储器地址和规模，为外围设备和接口设置所需的中止优先级。一起为优化硬件规划，体系规划了用户自界说外设模块。SOPC Build所用模块如下：
（1）NIOS II Processor CPU；
（2）tri_state_bridge（Avalon衔接总线）；
（3）lcd_16207_0（LCD显现）；
（4）sdram，cfi_flash（存储器）；
（5）button_pio，switch_pio（输入操控端口）；
（6）Dma（传输操控）。
2．2．3 用户自界说外设规划
体系规划自界说模块是Avalon流方式收集输入操控器。该操控器规划契合Avalon总线标准，功用是将收集的数据完好送入SDRAM以便存储以及便利数据处理。体系CPU速率为50 MHz，而采样速率不定，因而需求FIFO完成前后传输的连贯性。然后经过DMA传输通道将数据存入SDRAM。Avalon流方式收集输入操控器硬件结构，操控器模块分为收集模块和HFO传输模块两部分。收集模块完成数据的收集，其输入接口有：write_clk（写时钟）、write_en（写使能）与sample_data（16位数据总线）。挂在Avalon总线上的接口有FIFO Q［15：0］（数据输出总线）、chipselect（片选信号）、read_req（读恳求信号）、address（Avalon总线地址）read_empty（读空信号）、read_clk（读时钟）。
规划运用光电编码每格有用信号作为写使能操控向FIFO写数据，读恳求信号read_req由总线宣布，经read_empty操控DMA取FIFO中数据的时刻，在read_empty低电平期间（即FIFO不空）取FIFO中数据。其时序见图4，其间Dataavailable信号接FIFO输出的空信号（read_empty）。仿真波形，如图5所示。
规划完成后发动SOPC Builder的Generate生成用于归纳和仿真的文件，最终在QuarusⅡ中确定端口引脚，对生成的处理器体系进行仿真、归纳、适配并下载到FPGA中。
2．3 体系软件规划
体系软件共有数据收集模块、数据存储核算模块、UART数据发送操控模块和LCD显现操控模块。体系软件流程图，如图6所示，数据收集模块有开关使能。当开要害有用且处于有用采样信号下时，体系开端接纳由光电编码器经整形电路收集到的脉冲信号，每次采样信号有用时，采样次数加一，体系共可收集8 000格数据。
数据存储核算模块依据收集到的数据核算出瞬时扭角，均匀扭角和差错。一起数据发送模块经过按键组操控向上位PC机发送这3种数据，并由LCD操控模块以二行方式显现，经过按键操控进行改写显现。
3 结束语
使用SOPC技能完成的轴系扭振监测体系，与以往的数字式扭振监测技能比较，因为选用了软硬件协同规划，然后大大节省了软硬件本钱，缩短了开发周期；NIOS软核的使用使监测体系具有了强壮的运算才能，数据的传输速度也有较大提高。依据SOPC技能的扭振监测信号动态剖析规模较大，能够在凹凸转速的轴系之间快速切换，若与数据库技能结合，则能够完成检测、剖析和监控告警一体化。一起这种监测体系也适用于各种反转轴系体系，如内燃机曲轴、发电机、齿轮传动链等，具有宽广的运用远景。
责任编辑：gt
