AD9510相关信息来自ADI官网，详细参数以官网发布为准,AD9510供给信息可在查IC网查找相关供给商。
产品概况
AD9510供给多路输出时钟分配功用，并集成一个片内锁相环(PLL)内核。它具有低颤动和低相位噪声特性，能够极大地提高数据转换器的时钟功用。4路独立的LVPECL时钟输出和4路LVDS时钟输出作业频率分别为1.2 GHz和800 MHz。可选的CMOS时钟输出作业频率为250 MHz。
PLL部分由可编程参阅分频器(R)、低噪声鉴频鉴相器(PFD)、精细电荷泵(CP)和可编程反应分频器(N)组成。将外部VCXO或VCO连接到CLK2和CLK2B引脚时，最高达1.6 GHz的PLL输出频率能够与输入参阅REFIN同步。
时钟分配部分供给LVPECL输出和可编程为LVDS或CMOS的输出。每路输出都有一个可编程分频器，能够旁路该分频器或许设置最高32的整数分频比。
用户能够经过各分频器改动一路时钟输出相对于其它时钟输出的相位，这种相位挑选功用可用于时序粗调。某些输出还供给可编程推迟特性，具有最长10 ns的用户可选满量程推迟值。该精调推迟模块经过一个5位字进行编程，供给32个可用的推迟时间供用户挑选。
AD9510十分合适数据转换器时钟使用，使用亚皮秒颤动编码信号，可完成最佳的转换器功用。
AD9510供给64引脚LFCSP封装，额外温度规模为-40°C至+85°C，能够选用3.3 V单电源供电。假如用户期望扩展外部VCO的电压规模，能够使用最高达5.5V的电荷泵电源VCP。
使用
- 低颤动、低相位噪声时钟分配
- 为高速ADC、DAC、DDS、DDC、DUC、MxFE™转换器供给时钟
- 无线基础设施收发器
- 高功用仪器仪表
- 宽带基础设施
优势和特色
- 锁相环(PLL)内核
参阅输入频率达250 MHz
可编程双模预分频器
可编程电荷泵(CP)电流
独立的CP电源(VCP)可扩展调整规模 - 两路1.6 GHz差分时钟输入
- 8 个可编程分频器，1至32整数分频比
- 用于输出到输出推迟粗调的相位挑选
AD9510电路图
AD9510中文PDF下载地址
AD9510下载链接地址：https://www.analog.com/media/en/technical-documentation/data-sheets/AD9510.pdf
