文章转自ADI官网，版权归属原作者一切
简介
现代FPGA是有史以来最杂乱的集成电路之一，它们选用最先进的晶体管技能和顶尖的架构，以完成令人难以置信的灵敏性和最高的功用。跟着时刻的推移和技能的前进，这种杂乱性决议了，在用FPGA规划和完成体系时，需求做出某些退让。这一点在电源中最为显着，FPGA每次更新换代，电源都要进步精度、灵敏性、可控性、功率和毛病感知才能，还要减小体积。
在本文中，咱们将专门评论针对Altera® Arria 10 FPGA的部分束缚性规范以及这些规范对电源规划的影响。然后，咱们将评论最佳供电解决计划，评论怎么运用ADI公司的整套电源体系管理(PSM)IC（包含LTC3887, LTC2977 和 LTM4677），成功地到达规范要求，使FPGA完成最佳的功率、速度和功率水平。
FPGA电源要求（解读数据手册）
工程师应该将大部分时刻用于编程——他们不期望花费时刻和精力去考虑怎么规划适宜的电源。实际上，最佳供电计划便是选用一种既能满意项目当时需求，又能到达项目晋级开展需求的，强壮、灵敏且卓有成效的规划计划。在此，咱们将细心调查一些重要的电源规范及其意义。
电压精度
内核电源电压是平衡FPGA功耗和功用的、最重要的要害要素之一。规范文档给出了一系列可承受的电压，但总的电压规模并不是问题的悉数。与一切事物相同，需求进行权衡和优化。
表1是当下盛行的Altera Arria 10 FPGA 1的内核电压规范示例。尽管这些数字是Arria 10特有的数据，但它们代表了其他FPGA内核电压要求。电压规模为标称电压另加±3.3％的容差。在此电压窗口内，FPGA会正常运转，但问题的全貌要杂乱得多。
| 符号 | 描绘 | 条件 | 最小值 | 典型值 | 最大值 | 单位 |
| VCC | 内核电压电源 | 规范功率和低功率 | 0.87 0.92 |
0.9 0.95 |
0.93 0.98 |
V V |
| SmartVID | 0.82 | 0.93 | V |
留意标有”SmartVID”的行，其电压规模为0.82 V至0.93 V。这表明，当FPGA经过SmartVID 2接口（详见后文）恳求本身的内核电压时，FPGA能够承受的各种电压。该SmartVID规范表明晰有关FPGA的一个根本现实：FPGA能够在不同电压下运转，详细取决于其特定的制作容差以及选用的特定逻辑规划。FPGA的静态电压或许各不相同。电源有必要具有响应和适应才能。
规划方针是发生刚好能满意编程功用需求的功用水平，不耗费不必要的功率。依据半导体的物理特性以及Altera、Xilinx®（图1）和其他公司发布的数据可知，动态和静态功率会跟着内核V DD的添加而明显进步，因而咱们的方针是保证，给FPGA供给的电压刚好到达其时序要求即可。功耗过大无助于进步功用。实际上，功耗过多会使状况变得更糟，因为晶体管走漏电流跟着温度的升高而添加，然后耗费更多不必要的功率。因为这些原因，燃眉之急是优化规划和作业点的电压。
