FPGA开发根本流程包括：规划输入、规划仿真、规划归纳、布局布线，它们的衔接联系如图1 所示。
图1 FPGA 开发流程图
规划归纳是整个FPGA 规划流程中一个重要的过程，它将HDL 代码生成用于布局布线的网表和相应的束缚。并且跟着新一代FPGA 芯片频率和密度的增加，时序收敛问题越来越严峻，归纳已经成为整个规划胜败的要害。一般芯片供货商的FPGA 软件中都包括归纳功用，但它相对简略，不能适应新一代FPGA 芯片的开展，需求愈加专业的归纳东西来优化规划，Precision RTL 归纳便是其中之一。
