数字信号处理芯片(DSP) 具有高功能的CPU(时钟功能超越100MHZ)和高速先进外围设备，经过CMOS处理技能，DSP芯片的功耗越来越低。这些巨大的前进增加了DSP电路板规划的复杂性，而且同简略的数字电路规划比较较，面对更多类似的问题。
以下是DSP硬件规划的一些留意事项，各位同仁能够参阅。
时钟电路挑选准则
1，体系中要求多个不同频率的时钟信号时，首选可编程时钟芯片;
2，单一时钟信号时，挑选晶体时钟电路;
3，多个同频时钟信号时，挑选晶振;
4，尽量运用DSP片内的PLL，下降片外时钟频率，进步体系的安稳性;
5，C6000、C5510、C5409A、C5416、C5420、C5421和C5441等DSP片内无振荡电路，不能用晶体时钟电路;
6，VC5401、VC5402、VC5409和F281x等DSP时钟信号的电平为1.8V，主张选用晶体时钟电路
未用的输入/输出引脚的处理
1，未用的输入引脚不能悬空不接，而应将它们上拉活下拉为固定的电平
1)要害的操控输入引脚，如Ready、Hold等，应固定接为恰当的状况，Ready引脚应固定接为有用状况，Hold引脚应固定接为无效状况
2)无衔接(NC)和保存(RSV)引脚，NC 引脚：除非特别阐明，这些引脚悬空不接，RSV引脚：应依据数据手册详细决议接仍是不接
3)非要害的输入引脚，将它们上拉或下拉为固定的电平，以下降功耗
2，未用的输出引脚能够悬空不接
3，未用的I/O引脚：假如确省状况为输入引脚，则作为非要害的输入引脚处理，上拉或下拉为固定的电平;假如确省状况为输出引脚，则能够悬空不接
为什么要片内RAM大的DSP功率高?
现在DSP开展的片内存储器RAM越来越大，要规划高效的DSP体系，就应该挑选片内RAM较大的DSP。片内RAM同片外存储器比较，有以下长处：
1)片内RAM的速度较快，能够确保DSP无等候运转。
2)关于C2000/C3x/C5000系列，部分片内存储器能够在一个指令周期内拜访两次，使得指令能够愈加高效。
3)片内RAM运转安稳，不受外部的搅扰影响，也不会搅扰外部。
4)DSP片内多总线，在拜访片内RAM时，不会影响其它总线的拜访，功率较高。
怎么编写DSP外部的Flash?
DSP的外部Flash编写办法：
1.经过编程器编写：将OUT文件经过HEX转化程序转化为编程器能够承受的格局，再由编程器编写。
2.经过DSP软件编写：您需求依据Flash的阐明，编写Flash的编写程序，将应用程序和编写Flash的程序别离load到RAM中，运转编写程序编写。
DSP外接存储器的操控方法
关于一般的存储器具有RD、WR和CS等操控信号，许多DSP(C3x、C5000)都没有操控信号直接衔接存储器，一般选用的方法如下：
1.CS有地址线和PS、DS或STRB译码发生;
2./RD=/STRB+/R/W; 3./WR=/STRB+R/W。
5V/3.3V怎么混接?
DSP的开展同集成电路的开展相同，新的DSP都是3.3V的，但现在还有许多外围电路是5V的，因此在DSP体系中，常常有5V和3.3V的DSP混接问题。在这些体系中，应留意：
1)DSP输出给5V的电路(如D/A)，无需加任何缓冲电路，能够直接衔接。
2)DSP输入5V的信号(如A/D)，因为输入信号的电压》4V，超越了DSP的电源电压，DSP的外部信号没有维护电路，需求加缓冲，如 74LVC245等，将5V信号变换成3.3V的信号。
3)仿真器的JTAG口的信号也有必要为3.3V，不然有或许损坏DSP。
DSP作业的基本条件：
1)DSP电源和地衔接正确。
2)DSP时钟正确。
3)DSP的操控信号RS和HOLD信号接高电平。
4)C2000的watchdog关掉。
5)不行屏蔽中止NMI上拉高电平
6)READY引脚上拉高电平
