消除杂乱网络 SoC 开发危险不再是悠远的方针;现在，一切规划团队都能够完成。
最近，笔者一直在写关于在芯片流片成功之前运用硬件加快仿真来验证网络片上体系 (SoC) 规划的好处的系列文章。在本专栏中，将介绍一种可添补相同网络规划中的前端与后端验证之间距离的新办法。
在开端具体介绍前，让咱们先看下这一竞赛剧烈的细分商场趋势。因为云核算、大数据中心和移动运用等新商场的不断涌现，使得软件驱动的网络 (SDN) 架构得以很多选用。图 1 制作了 SDN 商场趋势的年收入，估量在未来两年将添加 135%。
图 1.因为云核算、大数据中心和移动运用等新商场的呈现，SDN 的选用继续高涨(信息来历：Lauro Rizzatti)
SDN 转而也大幅进步了规划杂乱性、扩展了规划规划以及添加了端口数量。图 2 制作了部分要害细分商场中的规划规划添加。
图 2.杂乱性和门数量已跟着新 SDN 运用而添加(信息来历：Lauro Rizzatti)
开发这些巨型 SoC 的规划团队早已不堪重负，而这种势不可挡的规划规划的剧增更为其带来许多应战。按重要性递减的次序，这些应战包含：
1.测验一切端口装备。
2.丈量并契合功用和带宽预期。
3.演示规划支撑各种规格的一切以太网 OSI 层协议
4.调试在硬件仿真中找出的硬件问题和实验室中的后端问题。
5.保证规划按预期经过软件重新装备/履行。
6.供给编译、下载和运转的快速周转时刻。
7.最大程度地下降布置验证环境的本钱/时刻。
8.评价功耗并将其降至最低。
9.减小芯片的封装。
这些应战已无法经过传统软件仿真东西或许方式验证东西处理。这并非意味着这些东西现已变得毫无用处。恰恰相反，它们是验证东西箱中的根本东西，但其布置只限于知识产权 (IP) 模块和子体系模块等级的验证规模内，这在现代的杂乱 SoC 规划前期开发周期中是必不可少的，包含网络芯片。
在十亿门级的竞赛舞台，只要硬件驱动的验证引擎能够应对这些应战使命，契合紧凑的时刻表，在高速开展的网络商场中，防止芯片发布延期所带来的潜在收益丢失。
笔者之前的文章已屡次提到过，在根据硬件的验证引擎中，硬件加快仿真已成为前端验证的最佳东西。现代硬件加快器具有近乎无限的容量，可仿真最大型的规划，而且无需外表/编译即可供给全体规划可见性和拜访/操控，一起还支撑高吞吐量以及快速、可猜测的编译和调用时刻。它能够经过对资源的最优化利用来包容多个并发用户。它能以多个操作形式进行布置，然后履行多种验证使命，包含内电路仿真 (ICE) 和虚拟测验、低功耗验证、功耗估量、功用特征提取以及可测验性规划 (DFT)。
当运用多个端口验证网络 SoC 规划时 — 比方 64 或更多 — ICE 价值定位比较前十年已明显下降。ICE 环境需用速度适配器这样的外部硬件，作为快速实在的网络流量(数百兆赫)和相对低速的硬件加快仿真规划(一兆赫或几兆赫)的接口。随即会添加设置杂乱性，进步功耗，且会下降牢靠性。如此一来，设置的重新装备变得繁琐，而且布置起来很慢，把加快器的运用权约束于本地装置的单个用户，因而排除了长途拜访。更糟的是，它让规划调试的再现性和重复性变得不确定，导致调试方案难以履行。
相反，规划团队正在从 ICE 设置中迁移到虚拟测验环境，然后消除任一硬件 — 甚至 — 一切硬件的依赖性，包含噪声、功耗、电缆、牢靠性和相关本钱。在实践硬件可用之前，能够经过运用软件和可归纳的硬件模型的组合创立虚拟器材，以便经过该软件轻松进行重新装备。它们以硬件加快仿真速度运转，支撑多个用户和多个项目，可长途拜访，而且能在数据中心进行布置。
DAC 2016 专家组的 Guy Hutchison(Cavium 的助理副总裁，也是一名硬件工程师)说道：“关于咱们的规划，咱们仅选用虚拟技能。部分原因在于咱们的规划实质 — 对咱们而言，并没有真实具有代表性的、能到达 100 千兆流量的方针。内电路仿真器办法对咱们来说毫无价值，因而咱们对一切的仿真均选用彻底虚拟的办法。”
可是，虚拟形式需求创立虚拟测验环境，这是一项特殊的使命。就这方面而言，Mentor Graphics 公司已走在前列，开发了全面的杂乱虚拟环境 VirtuaLAB，能够支撑运用程序特定 SoC 规划的前端测验。在网络规划的情况下，VirtuaLAB 包含以太网数据包生成器和监视器 (EPGM)，可生成、传输并监控被测规划 (DUT) 的以太网数据包。它能够装备 25GMII、50GMII、200GMII 和 400GMII。
每个 VirtuaLAB 支撑多达 32 个端口。能够将多个 VirtuaLAB 体系进行组合，然后使得端口数扩展至 1,000 个以上。图 3 就测验了 128 端口以太网交流机，比较了 ICE 设置和等效的 VirtuaLAB。
图 3.比较验证 128 端口以太网交流机的 ICE 设置(顶部)和等效虚拟设置(底部)，阐明晰 ICE 的杂乱设置，以及为何关于长途拜访不可行(信息来历：Mentor Graphics)。
前端与后端验证
虽然 VirtuaLAB 的前端验证功用强壮，但在实验室中运用到工程样品的后端测验时，其有效性会受到影响。不过，在实验室中测验网络工程样品的办法是经过运用专用的硬件网络测验仪。再次引证 Guy Hutchison 的话：“当咱们在实验室中测验时，咱们会选用 IXIA 或 Spirent 流量生成器进行测验。”
在这种场景下，验证环境有两种距离。首先是软件仿真与硬件加快仿真之间的距离。第二个距离是在规划中心进行的根据硬件加快仿真和 VirtuaLAB 的前端验证，与在实验室中由专业测验仪进行的后端测验之间的距离。图 4 对这些距离进行了阐明。
图 4. 在验证环境中存在从功用仿真到实验室测验之间的距离(信息来历：Mentor Graphics IXIA)
添补距离
Mentor Graphics 再次首先建议一项行动，以添补硬件加快仿真环境和实验室之间的距离。它与全球抢先的网络设备和网络运用归纳处理方案供给商 IXIA 达成协议。IXIA 的产品掩盖整个网络测验需求规模，从功用到功用、再到安全和一致性测验，包含物理和虚拟测验仪。
物理测验仪用于：
·验证物理 DUT 的高功用和可扩展性。
·测验高速以太网接口的数据平面超高可扩展性。
·以微秒级精度进行牢靠测验和丈量一切数据速率。
·验证光学元件和线缆的高速互连体系。
虚拟测验仪用于：
·快速施行测验环境。
·办理订阅和灵敏起浮许可证。
·支撑多用户和多站点。
·进行大规划的功用测验。
·在芯片规划周期的前期进行测验。
·一个或多个办理器材上的载荷平衡验证。
·验证云/数据中心的软件界说网络、网络功用虚拟化 (NFV) 和运用。
·认证网络安全性、拒绝服务和侵略检测。
Mentor 和 IXIA 不断扩展 Veloce 硬件加快仿真渠道运用的产品系列，共同开发了作为硬件加快仿真测验前端的 IXIA IxNetwork 虚拟版别 (VE) 测验产品系列和作为后端的 Mentor 的全新 Veloce 虚拟网络 (VN) 运用集成(图 5)。
图 5.表明 Mentor/IXIA 集成网络处理方案的方框图(信息来历：Mentor Graphics IXIA)
IxVerify 前端乃根据 IXIA 的 IxNetwork 测验产品，选用相同的图形界面，并启用了测验脚本和功用复用(也支撑 IxExplorer 用于旧版装置)。在其第一版中，该体系支撑这些客户端运用当时支撑的一切无状况以太网流量，要点着重 1G、10G、25G、40G、50G、100G、Tx/Rx 带宽剖析、UDF/UDS、流量整形、延时核算、完好的图形界面前端和 IXIA 的一切自动化特性。实践上，客户体会与 IXIA 客户现在所享用的并无差异。
VN App可用作后端，而且包含在作业站上运转的 Veloce 流程操控机制、以及 Veloce 硬件加快器内部映射的业务处理器，形成了从 IXIA 测验渠道到硬件加快仿真的高功用优化数据平面流。就进步功率和改善调试而言，该全体处理方案添补了软件仿真、硬件加快仿真和实验室之间的距离。
VN 运用程序拓扑
模块化和高度可扩展的虚拟体系反映了彻底虚拟化的物理 IXIA 测验仪，因而能够运用 Mentor 的软件仿真东西进行快速规划调试，并为整个 SoC 验证供给相同的 Veloce ICE 功用。图 6 是 Mentor/IXIA 集成处理方案的框图。
图 6：在本装备中，IxVerify 用作前端，而 VN 运用程序用作后端(信息来历：Mentor Graphics IXIA)
每个线卡都是在 Qemu(通用和开源机器硬件加快器和虚拟器)/内核虚拟机 (KVM) 实用东西中运转的虚拟机 (VM)。它选用了最先进的 Hyper Visor 技能，调配 Testbench Express (TBX) 技能，能够完成严密集成的虚拟渠道处理方案。线卡虚拟机 (VM) 经过在坐落公司网络中任何方位的任何用户 Windows 作业站上运转的 IxExplorer 或 IxVerify 客户端运用程序与公司网络上的底板 VM 进行通讯。
OSI 参阅模型
图 7 比较了 EPGM VirtuaLAB 和 VN App与开放体系互连 (OSI) 参阅模型。
图 7.ViruaLAB 中支撑的 OSI 层与 VN App的比较(信息来历：Mentor Graphics IXIA)
经过 IXIA 和 Mentor Graphics 完成加快的验证流程
Mentor Graphics 和 IXIA 协作开发产品，使得网络客户能够将 IXIA 虚拟环境无缝集成到根据硬件加快仿真的验证流程中，因而为实验室环境带来强壮的硬件加快仿真优势。这样，客户便可复用数据流生成脚本，从而进步功率、完善调试，缩短上市时刻，使规划团队能削减杂乱芯片规划中的应战危险。
图 8.Mentor/IXIA 集成消除了从软件仿真到硬件加快仿真再到实验室的验证环境中的一切距离(信息来历：Mentor Graphics IXIA)
经过运用该体系，网络规划团队能在软件仿真、硬件加快仿真和实验室中运转相同的测验。它支撑高功用，并可为前端验证供给调试优势。实验室中未发现的过错可在硬件加快仿真中经过与实验室相同的测验环境进行追寻。其间包含 PCIe、以太网和或许坐落网络交流机上的其他 VirtuaLAB 处理方案。测验整个产品中发现的过错，包含硬件和软件，可在硬件加快仿真中当即再现，但若不运用由 IXIA 和 Mentor Graphics 共同开发的这些最先进的虚拟化技能，这种硬件加快仿真则或许需求数周才干仿制。
终究，经过运用后端软件开发东西包 (SDK) 和测验环境，能够完成真实的“提早”前端验证功用。消除杂乱网络 SoC 开发危险不再是悠远的方针;现在，一切规划团队都能够完成。
