关于依据FPGA的电路板而言，需求四至五个不同的低压电源对不同元件供电在现现已十分遍及。从最开端的3.3V，然后逐渐降至2.5V、1.8V、1.5V，现在的低压仅为1.2V。每个新一代FPGA好像都需求一个新的低电源电压。除此之外，新的通讯和内存技能还需求额定的新I/O电源电压和终端电压。现在，依据FPGA的电路板常常需求四至五个不同的低电压来为不同的元件供电。
一起，CMOS门数的添加和时钟速度的进步导致了功率要求的进步。例如，Altera公司在其FPGA的Stratix/Stratix GX产品体系中供给了14个不同产品。在所需的功率方面，100 MHz下最小的FPGA时钟所需的中心逻辑的峰值功率小于1.5 W，可是当时钟速度为300 MHz时，最大的FPGA时钟所需的中心逻辑的峰值功率却将近21W。这些趋势使电路板规划者不得不运用更多并且功用更好的电源。值得幸亏的是，最新一代的低压电源办理IC彻底能够满意这些高功用电路板提出的要求。
实践运用的电路
图 1显现了用于从+5V输入发生四个电源电压的单芯片解决方案。ISL6521(＄1.5625)同步降压调理器包含三个线性调理器/操控器，它能够给电路板供给额定的电压。120mA以下的I/O和IAUX电流能够直接从线性调理器输出管脚（如图所示的2.5V和1.8V）供给。别的，它们还能够用来操控外部晶体管。一切输出电压都能够运用电阻分压器进行全面调整。
ISL6521(＄1.5625)在接通输入电源时会主动初始化。通电重设（POR）功用会持续监督VCC管脚处的输入偏置电源，POR功用会在偏置电源电压超越其POR阈值时初始化软发动操作。一切电压都会在不超越40ms单调下降，这通常是FPGA的要求。电流IC和模块技能能够在单个IC上的每个输出之间或许在单个封装内取得十分好的阻隔。板级电源耦合很可能是因为外部元件的挑选欠安和布局过错，而不在于两个电源同享一个IC。本示例假定有一个+5V的电源，所选的FPGA需求在电流为2A时中心电压为1.2V。依据几个根本降压转换器准则来挑选开关元件以支撑 FPGA中心发动。首要，发生想要的输出电压所需的作业周期取决于最大开关调理器IC。降压转换器的作业周期（d）界说为：d=VOUT/VIN （1）
针对这个规划示例，得到的作业周期是24%。 ISL6521(＄1.5625)支撑作业周期在0%至100%规模内的操作，可是输出电压规模约束在0.8V至4.5V之间。不是一切操控器都支撑整个作业周期规模，当处理电压为输出电压规模的两极点值时的负载瞬态时，这个问题就呈现了。FPGA 中心电压对准确性的要求视产品系列和供给商而不同。本示例假定FPGA中心电压的所需准确度为+5%或许电压为60mV，这也是规范状况。该电压应与操控器的输出电压调理（2%或许24mV）进行比较。假如操控器%&&&&&%的输出电压调理大于FPGA的中心电压所需的准确度，则该操控器无法满意FPGA要求。FPGA所需的准确度和PWM的输出电压调理之差使得输出电压窗口能够支撑开关电源的输出电压脉动和答应的瞬态误差。
这个示例中，电压窗口为36mV。接下来挑选峰到峰输出电压脉动，选定一个合理的值10mV。输出电压脉动有必要落在所计算出的电压窗口内，或许需求一个调理容差较小的操控器。挑选较大的输出电感器或较低的等效串联电阻（ESR）输出%&&&&&%器能够减小输出电压脉动。
