【前语】依照产品在电磁兼容规划时所采纳的各项方法的重要性为先后，分为若干层次进行规划，并加以归纳剖析进行恰当调整直到完善，这便是本文提出的” 电磁兼容分层与归纳规划法”。能够做到电磁兼容实验一次成功。
人们在研制新产品时，往往急于完结产品的功用，所以沿袭低频、低速时的阅历，满意于运用软件将单片机、芯片和元器材衔接起来，就希望完结产品功用、效能和功用，成果适得其反，不只只是在低水平徜徉，而且延误了名贵的时刻。
其实，跟着集成电路时钟速率的前进，上升、下降沿速率加速，电源电压下降以及产品杂乱性和密布度的前进、规划周期的不断缩短，沿袭低频、低速时的阅历已彻底不能完结产品的功用、效能和功用。假如在产品规划的后期从头规划，则本钱很高。假如延误日期，丢失就更大。
因而，“第一时刻推出产品”的规划方针，是生死攸关的竞赛需求。要在第一时刻完结产品规则功用、使产品效能得以充沛发挥，并抵达最高功用，就有必要做好EMC规划。为了以最低的本钱处理EMC问题，就有必要在功用规划的一起，进行EMC规划，并选用正确的方法。
现在，产品规划的要点已从功用规划和逻辑规划，搬运到EMC规划上来了。
进行电磁兼容规划的正确方法，应做到：标本兼治，重在治本。 便是从管理电磁兼容问题的源头动身，按重要性为先后，分为若干层次进行规划，并加以归纳剖析，进行恰当调整，直到完善：
第一层为重在治本之一：有源器材的选型和印刷电路板规划
第二层为重在治本之二：接地规划
第三层为标本兼治之一：结构/屏蔽规划
第四层为标本兼治之二：滤波规划
第五层为标本兼治之三：瞬态打扰按捺规划
第六层为体系级电磁兼容规划
而且在每一层进行接地、屏蔽和滤波的归纳规划和软件抗打扰规划。这就称为“电磁兼容分层与归纳规划法”。能够做到电磁兼容实验一次成功。
“电磁兼容分层与归纳规划法” 是本文作者在2000年5月“全国电磁兼容规范与质量认证研讨会”上，初次提出，至今已十余年。在全国推行十余年以来， 一批企业先后走出”测验修改法”导致电磁兼容实验失利的“怪圈”，做到在产品规划之初，就主动进行电磁兼容规划。而且，电磁兼容规划的投入仅需1％ （国内一般为5%至10%）。既下降了本钱，又缩短了研制时刻。一起，也使“电磁兼容分层与归纳规划法”愈加充沛与完善，得到了全国许多企业和单位的认可。
第一层 有源器材的选型和印刷电路板规划
在电磁兼容问题的源头，根本上处理EMC问题，有必要首要做好芯片的选型和印刷电路板规划。
一．有源器材的灵敏度特性与发射特性
1. 电磁灵敏度特性
模仿器材带内灵敏度特性取决于灵敏度和带宽；带外灵敏度特性用带外按捺特性标明。
逻辑器材带内灵敏度特性取决于噪声容限或噪声抗扰度，带外灵敏度特性也是用带外按捺特性标明。
2.电磁发射特性
逻辑器材是一种打扰发射较强的最常见的宽带打扰源。时钟波形的上升时刻tr 越短，对应逻辑脉冲所占带宽越宽
BW=1/ptr
此带宽也是最高频率重量。实践辐射频率规模或许抵达BW的十倍以上。经过器材手册能够查出tr的典型值。
人们普遍认为：在PCB规划中，需求考虑的要害问题是时钟频率，其实，时钟波形的上升时刻tr才是最要害的要素。上升时刻tr界说为从波形的10%处上升到90%场所需求的时刻。假如在互连线的一端输入方波，要求在另一端也得到方波，则该互连线不只要必要能传输方波的基波，还有必要能传输悉数高次谐波，至少为15次谐波。这便是说，PCB的时钟频率并不重要，上升时刻tr和需求从头发生的谐波才是最重要的。描绘这个要求的词语便是带宽BW，也即最高频率重量。
3. △I 噪声电流、瞬态负载电流IL的发生和危害
当数字集成电路在加电作业时，它内部的门电路将会发生 “0”和“1”的改换，即开关状况。在改换的进程中，该门电路中的晶体管将发生导通和截止状况的转化，会有瞬间改动电流-浪涌电流di/dt从所接电源流入门电路，或从门电路流入地线，这个改动电流便是△I噪声的初始源，称△I噪声电流。如图1所示。
图1 △I噪声电流
设驱动线对地电容与驱动门输入电容之和为负载电容 Cs，平常被充电，其值为电源电压。驱动门由高电位翻转为低电位时Cs放电，放电电流称为瞬态负载电流：
IL = Cs&TImes;dv/dt
瞬态负载电流IL与△I噪声电流复合后，会发生更强的电磁打扰发射。是阻止完结产品规则功用、使产品效能得不到充沛发挥的首要原因。因为PCB上，信号线、电源线和地线等都存在必定的引线电感L，瞬态负载电流IL与△I噪声电流复合后发生的瞬间改动电流di/dt，将经过引线电感L的感抗引起尖峰电压
V= – Ldi/dt
即△I噪声电压，称为同步开关噪声（Simultaneous Switch Noise SSN），如图2所示，会引发地电位和电源电压的动摇（Ground/Power Bounce），发生电磁打扰发射。所以，引线电感L是发生传导打扰和辐射打扰的本源之一。
图2 尖峰电压
电磁打扰发射的另一本源为等效电压源的源阻抗，也即电源分配体系输入阻抗Z，体系要求尖峰电压应在正常电源电压的±2.5%至±5%以内。等效于源阻抗Z要满意低
V= Z&TImes;ΔI
不管ΔI怎么改动，都可坚持V改动很小。这可经过设备去耦电容抵达。
抱负电源的源阻抗Z为零，电源平面上任何一点电位坚持稳定。
4.把握IC规划和封装特性按捺EMI
IC封装也是发生电磁打扰的原因之一。 IC封装包含芯片，内部PCB以及焊盘。直接影响IC封装的电容和电感。
芯片是作为体系的一部分而存在的，硅芯片有必要选用某种封装，然后焊接到PCB板上。 这一互连链，即芯片经过封装衔接到PCB板上，自身便是一个杂乱体系。
应将芯片规划、封装和印刷电路板作为一个体系来考虑。以确保最终组装和加电后能得到所希望的成果。最好的方法是，对一切这些进行并行规划、剖析和验证。
封装是指设备半导体集成电路芯片用的外壳，它不只起着安放，固定，密封，维护芯片和增强电热功用的效果，而且仍是沟通芯片内部国际与外部电路的桥梁–芯片上的接点用导线衔接到封装外壳的引脚上，这些引脚又经过印制板上的导线与其它器材树立衔接。衡量一个芯片封装技能先进与否的重要方针是芯片面积与封装面积之比，这个比值越挨近1越好，引线电感越小。封装技能已阅历了好几代的变迁：
1）通孔刺进式封装（Through-hole Package）
DIP（Dual In-line Package） 双列直插式封装：上世纪 70年代的封装，最大引脚数64条。其芯片面积/封装面积为1:8.6，离1相差很远，阐明封装功率很低，引线很长，引线电感很大；
PGA（Pin Grid Array）针栅阵列式封装，引脚中心距为2.54mm，引脚数为64-447。外表设备式PGA引脚中心距为1.27mm，引脚数为250-528，引线电感很大；
2）外表设备式封装（Surface Mounted Package ）
上世纪80年代呈现了芯片载体封装，有陶瓷无引线芯片载体封装LCCC，塑料有引线芯片载体封装PLCC，小尺度封装SOP（Small Outline Package），塑料四边引出扁平封装PQFP。芯片面积/封装面积为1:7.8，引线电感仍很大；
3）BGA封装与CSP封装
上世纪90年代跟着集成技能的前进和深亚微米技能的运用，LSI，VLSI，ULSI相继呈现，芯片集成度不断前进，对封装要求愈加严厉，I/O引脚数急剧添加，功耗也随之增大。为满意开展的需求，在原有封装种类根底上，又增添了新的种类–球栅阵列封装简称BGA（Ball Grid Array Package）。成为CPU南北桥等VLSI芯片的高密度，高功用，多功用及高I/O引脚封装的最佳挑选。芯片面积/封装面积为1:4，引线电感有所减小；1994年9月诞生了一种新的封装方法命名为芯片尺封装，CSP（Chip Size Package或ChipScale Package），芯片面积/封装面积为1:1.1。也便是说，单个芯片有多大，封装尺度就有多大，引线电感大大减小；
４）裸芯片组装
跟着组装密度和IC的集成度的不断前进，为习惯这种趋势，IC的裸芯片组装方法应运而生，并得到广泛运用。它是从已竣工的晶圆（Water）上切下的芯片，不按传统之 IC 先行封装成体，而将芯片直接组装在电路板上，谓之 Bare Chip Assembly。前期的 COB （Chip on Board）做法便是裸芯片的详细运用，不过 COB 是将芯片的反面黏贴在板子上，再行引线及胶封。而新一代的 Bare Chip 却连引线也省掉，是以芯片正面的各电极点，直接反扣熔焊在板面各合作点上（ Flip Chip）。或以芯片的凸块扣接在载带主动键合（TAB）的内脚上，再以其外脚衔接在 PCB 上。此二种新式组装法皆称为 裸芯片组装，寄生 C，L小。而且可节约全体本钱约 30% 左右；
5）载带主动键合（TAB）：多接脚大型芯片组装：裸芯片贴装技能之一
载带基材为聚酰亚胺薄膜，外表覆盖上铜箔后，用化学法腐蚀出精细的引线图形。芯片在引出点上镀Au、Cu或Sn/Pn合金，构成高度为20-30mm的凸点电极。组装方法是将芯片张贴在载带上，将凸点电极与载带的引线衔接，然后用树脂封装。它适用于大批量主动化出产。TAB的引线间隔可较QFP进一步缩小至0.2mm或更短。
6）体系芯片（SoC）
SoC便是将体系的悉数功用模块集成到单一半导体芯片上。 将一片SoC与现在的板卡比较，其间或许含有的功用模块有：CPU、RAM、ROM、DSP、无线模块、模仿和数字模块、网络模块、硬核等。
嵌入式片上体系将整个嵌入式体系集成到一块芯片中，运用体系的电路板变得简练，减小体积和功耗，前进了牢靠性。而且，经过改动内部作业电压，下降芯片功耗；削减芯片对外引脚数，简化制造进程；削减外围驱动接口单元与电路板之间的信号传递，加速数据处理速度；内嵌线路可避免外部电路板在信号传递时所构成的打扰。
单芯片嵌入式微操控器（MicroController Unit，MCU）俗称单片机，将整个嵌入式微核算机体系集成到一块芯片中，然后使功耗和本钱下降，牢靠性前进。
IC工业技能开展阅历了电路集成、功用集成、技能集成，直到今日依据核算机软硬件的常识集成，其方针便是将电子产品体系电路不断集成到芯片中去，力求吞噬整个产品体系。单芯片的嵌入式体系的呈现，以单个芯片完结的产品体系不只仅限于硬件体系，而是一个带有柔性功用的软、硬件集合体的电子体系。SoC是微电子范畴IC规划的最终方针。
二．印刷电路板规划
跟着信息宽带化和高速化的开展，要求信号的传输和处理的速度越来越快。已经成为PCB规划有必要关怀的问题之一。PCB已不只仅是支撑电子元器材的渠道，简简单单在基材上布上金属导线，因为存在引线电感，并不能能完结互连。PCB已成为功用元件，成为高功用的体系结构。然后使得PCB规划成为产品规划能否成功的要害要素。
印制电路板EMC规划是产品EMC规划的根底。整机辐射发射超支，辐射灵敏度不合格，大多是因为PCB引起的。
在PCB规划阶段处理好EMC问题，是使产品完结电磁兼容最有用，本钱最低的手法。
1. 电磁打扰发射的按捺方法之一：PCB布线及布局根本原则
电流有必要在一个回路中活动。每个信号都有一个回流来构成回路。直流和低频时，回路电流总是从电阻最小的途径上经过；而高频时，回流总是从阻抗最小的途径上经过。
两根导线别离流过巨细持平方向相反的信号电流和它的回流电流，它们的磁场也是巨细持平方向相反，假如两根导线间隔十分近，磁场即差模EMI辐射将彻底抵消。所以根本原则是：假如要把差模EMI辐射减小到最小，信号线应尽量挨近与它构成回路的回流线，即有必要把回路面积削减到最小。
精心的走线规划能够在很大程度上削减走线阻抗构成的打扰，而按捺电磁打扰发射。当频率超越数kHz时，导线的阻抗首要由导线的电感决议，细而长的回路导线呈现高电感（典型lOnH/cm），其阻抗随频率添加而添加。假如规划处理不妥，将引起共阻抗耦合。
两根电流方向相反的平行导线，因为互感效果，能够有用地削减电感，总自感可标明为：
L = L1 +L2 – 2M
式中， L1、L2别离为导线1和导线2的自感，M为互感
M=L1/［1+（a/h）2］
式中，a—间隔， h—离地上间隔。当：L1 = L2，则：
L =2 （L1- M）nbsnbsp;
当：a = 0
M = L1
，则 L = 0。
由此能够得到布线根本原则，即环路面积为零。例如，多层板层间阻隔很小，4层板为0.15mm，而28层板为0.05mm能真实做到环路面积为零，总自感为零，如图3所示。
图3 布线根本原则：环路面积为零
在印制板布局时，应先进行物理分区和电气分区，确认元器材在板上的方位，然后安置地线、电源线，再组织高速信号线，最终考虑低速信号线。
布局时，首要作好不兼容切割，元器材的方位应按电源电压、数字及模仿电路、速度快慢、电流巨细等进行分组，避免彼此打扰。依据元器材的方位能够确认印制板衔接器各个引脚的组织。一切衔接器应组织在印制板的一侧，尽量避免从两边引出电缆，削减共模辐射。其次，在设备，受力，受热和漂亮等方面应满意要求。
（1）电源线
在考虑安全条件下，电源线应尽或许挨近地线， 以减小差模辐射的环面积，也有助于减小电路的交扰。关于单一电源供电的PCB，一个电源平面满意了；关于多种电源，若互不交织，可考虑采纳电源层切割，用作参阅面时，需加补缀电容；关于电源彼此交织（特别多种电源供电，且彼此交织的IC）的单板，则有必要考虑选用2个或以上的电源平面。
（2）时钟线、信号线和地线的方位
时钟线、信号线与地平面相邻或与地线间隔较近，构成的环路面积尽量小。必要时，两边加地线护卫。
（3）按逻辑速度切割
当需求在电路板上安置快速、中速和低速逻辑电路时，高速的器材（快逻辑、时钟振动器等）应安放在紧靠边际衔接器规模内，而低速逻辑和存储器，应安放在远离衔接器规模内。这样对共阻抗耦合、辐射和交扰的减小都是有利的。
（4）避免印制电路板导线特性阻抗的不接连性，确保特性阻抗接连，有必要做到迹线宽度不要骤变、导线不要忽然角落，同層的佈線的寬度必須連續，不同層的走線阻抗也必須連續。
（5）檢查信號線的長度和信號的頻率是否構成諧振，即當佈線長度為信號波長1／4的時候的整數倍時，此佈線將產生諧振，而諧振就會輻射電磁波，產生骚擾。
2. 高速数字电路规划
在电子体系中，需求各种长度的走线。在这些走线上，信号从线的始端传输到终端，需求必守时刻。也便是说，信号存在延时。这种延时，在低速体系中能够疏忽；但在高速体系中，则不能被疏忽。高速PCB规划还需考虑当信号在导线上传输时，假如传输线与始端阻抗或终端阻抗不匹配，将会呈现电磁波反射现象，使信号失真，发生搅扰脉冲，影响体系运转。
所谓高速PCB，是从数字电路的视点说的，而关于模仿电路的PCB，则是高频问题。高速指的是信号的边际速率高，而不必定是时钟频率高，能够这么说：时钟频率低的PCB，不必定不是高速PCB，而时钟频率高的PCB，则必定也是高速PCB。一旦把所规划的PCB当作高速PCB来规划后，就需求考虑高速信号的传输、端接、串扰等问题，假如不这样考虑，不进行高速信号的完好性规划，PCB的作业牢靠性或许就不能确保，乃至无法正常作业。而关于一般PCB，不去考虑高速的影响，则没有联系。
信号完好性（Signal Integrity，简称SI）是指在信号线上的信号质量及信号守时的精确性。即在要求的时刻内，信号能以要求的时序、持续时刻和电压起伏作出呼应，不失真的从源端传送到接纳端，则该信号是完好的。所以，信号完好性剖析是以电压波形为主的剖析。
时序是高速体系的核心问题。假如守时不精确，则不能得到精确的逻辑。信号传输时，任何发生在驱动端，互连线或接纳端的延时或波形畸变都会导致传输失利。
损坏信号完好性的原因有：所运用的芯片切换速度过快；端接元件布设不合理、电路互连不合理以及传输线、过孔等引起的阻抗不接连；线距过小引起的串扰以及尖峰电压等都会引起信号完好性问题。信号完好性问题包含反射、串扰、过冲、振动、时延和电磁打扰发射等。信号完好性剖析的方针是确保牢靠的高速数据传输。高速数字体系规划成功的要害在于坚持信号的完好性。从广义上讲，信号完好性问题指的是在高速产品中，互连线引起的一切问题。它首要研讨互连线与数字信号电压电流波形彼此效果时，怎么影响产品功用。信号完好性问题包含：
反射信号Reflected signals
延时和时序过错Delay TIming errors
过冲与下冲Overshoot/Undershoot
振铃Ringing（屡次跨过逻辑电平门限过错False switching ）
串扰Induced Noise （or crosstalk）
电磁辐射EMI radiaTIon
为了完结信号完好性，有必要缩短 S 并进行阻抗匹配，阻抗匹配方法有：串联电阻、并联电阻、戴维南网络、RC网络、二极管阵等。
第二层 接地规划
一．接地规划是重在治本的重要一层。
1.接地是指将一个电路、设备、分体系与参阅地衔接，意图在于供给一个等电位点或面。接地有必要有接地导体和参阅地才干完结。
2.参阅地的意义是广泛的，能够是大地，也能够是起大地效果的，有满意面积的导体。如飞机或船只的壳体，机柜的柜体等。抱负的参阅地是一个零电位、零阻抗的物理体。能为电路或体系供给基准电位；能按捺产品内部发生的电磁打扰以及外部进入产品的电磁打扰；并能为电流流回源供给一条低阻抗途径。
3接地是一个体系概念。电流幅值和频率是两项要害要素。对接地分类是为了挑选接地体及其衔接方法。
接地分类 接地电流幅值 接地电流频率规模
信号地 （回流地） 几mA-几A 直流-GHz
电源地 几mA-几A 《50-60Hz
维护地 （安全地） 10A-1000A 《50-60Hz
防雷地 《240kA 200kHz-500MHz
参阅地 （EMI地） μA-A 直流-微波
参阅地使命之一是为EMI电流供给一个受控按捺通道。要害是在极宽的频率规模内坚持低阻抗。
防雷地是供给一条将雷电电流转入大地的受控通道。要害是一起保持低电阻和低电感，而且供给充沛的瞬态电流容量。
安全地（维护地 ）首要是为了维护人身安全。一般将金属壳体接地，呈现毛病时确保毛病电流流入大地。
电源地的首要问题是保持低阻抗，并供给满意的电流容量。
信号地（回流地）为信号供给一个回流转道
二．接地方法
1.悬浮地
信号电平较大或挨近时，该模块应接体系地，信号电平较小或相差大时，低电平信号模块应接悬浮地。
设备悬浮地设备的地线在电气上与参阅地及其他导体相绝缘
单元电路悬浮地单元电路信号地与参阅地及机箱绝缘
悬浮地简单发生静电积累和静电放电。易遭雷击和其他瞬态打扰。一般在悬浮地与参阅地之间接进一个阻值很大的电阻以消除静电积累。
2. 单点接地（f《1MHz）
并联单点接地：每个电路模块都接到一个单点地上，每个单元在同一点与参阅点相连。
多级电路的串联单点接地：接地址应选在低电平电路的输入端，使其最挨近参阅地。若把接地址移到高电平端，则 输入级的地对参阅地的电位差最大，是不稳定的。
3. 多点接地（f 》10MHz）
设备中的电路都就近以机壳为参阅点，而一切机壳又以地为参阅，使接地引线长度最短。在多点接地的状况下，要注意地环路问题。信号频率在1-10MHz之间，当地线长度不超越l /20时，能够选用单点接地，不然就要多点接地。当地线长度能够与l/4比较拟时，成为终端短路的l/4传输线，等效为开路，阻抗增大。
4. 混合接地
运用电抗元件使接地体系在低频和高频时呈现不同特性。
电子设备的混合接地把设备的地线分红两类：电源地与信号地。设备中各部分电源地线都接到电源总地线上与信号总地线聚集到公共参阅地。
三．长地线的阻抗
1.地线阻抗是导致地线打扰的根本原因
抱负地线应是一个零电位、零阻抗的物理实体。但实践的地线自身既有电阻重量又有电抗重量，当有电流经过该地线时，就要发生电压降。地线会与其他连线（信号、电源线等）构成回路，其时变电磁场耦合到该回路时，就在地回路中发生感应电动势，并由地回路耦合到负载，构成潜在的EMI要挟。
传输线输入阻抗
Zin（x）=Zc（ZL+jZctgβx）/（Zc+jZLtgβx）
式中，β=2π/λ=ω（LC）1/2，
当 ZL=0
∣Zin（x）∣=∣jZctgβx∣=Zctg（ωx（LC）1/2）
当 x=λ/4
∣Zin（x）∣=Zctg［ω（λ/4）（LC）1/2］=Zctg（π/2）=∞
这时，接地线实践上开路，反而成为向外辐射的天线
2地线长度
地线长度应为： ≤l/20 应当短而粗。
第三层 结构 / 屏蔽规划
产品电磁兼容规划应做到标本兼治。产品与外界的衔接界面，如图4所示。包含机壳端口，电源线端口，地线端口，信号线端口和操控线端口等。需求做好结构/屏蔽规划，滤波规划和瞬态打扰按捺规划等。
图4产品与外界的衔接界面
什么是结构？结构即资料、形状、衔接、布局的总和。
对单一零件来说，结构即零件的资料和形状。资料包含零件的内涵结构；形状体现零件外在特征。
对两个和两个以上零件来说，还包含他们间的衔接方法，“衔接”即零件间的装置方法。
对整机来说，还要考虑零部件的布局。
结构规划经过想象和核算，用工程图纸或参数化电子文档表达出来，提交制造，完结产品出产。包含整机造型、布局、零部件衔接、资料和规范件及通用件挑选等。
电子产品结构与纯机械结构的不同之处在于还要考虑结构的电磁兼容性。
屏蔽技能用来按捺10kHz以上电磁打扰沿空间的传达，即堵截辐射打扰的耦合途径。
一．屏蔽效能的概念
用于电磁兼容意图的屏蔽体，一般能将电磁打扰的强度衰减到本来的百分之一至百万分之一以上。为了便利起见，屏蔽体的功用以屏蔽效能SE或SH（dB）标明。界说为： SE=20lg（E1/E2）（dB）
SH=20lg（H1/H2）（dB）
式中，E1、H1别离为未屏蔽时测得的电场强度和磁场强度， E2、H2别离为屏蔽后测得的电场强度和磁场强度。
屏蔽体的整体屏蔽效能是由屏蔽体中最单薄的环节决议的。要使屏蔽体的屏蔽效能抵达某一个值，屏蔽体上一切部位都要抵达这个值，即各部位屏蔽效能的匹配是十分重要的。
屏蔽体中最单薄的环节是各种缝隙和孔洞。
完结屏蔽，首要要做好“电磁兼容分层与归纳规划法”的第一和第二层，将电磁发射降至最低，将抗扰才干提至最高。然后运用壳体堵截EMI辐射。
可是，用这个界说只能测验屏蔽体的屏蔽效能，而无法确认应该运用什么资料制造屏蔽体。要确认应该运用什么资料制造屏蔽体，需求知道资料的屏蔽效能与资料的什么参数有关。
1 实心资料屏蔽效能的核算
实心屏蔽把屏蔽体当作一个结构上完好、电气上接连均匀的无限大平板或全封闭壳体，上面不存在任何孔洞、缝隙等电气不接连点。实心屏蔽理论反映了屏蔽资料在“实心”条件下所能抵达的“抱负屏蔽效能”，仅对屏蔽资料的研制和选用起指导效果。实心资料屏蔽效能的核算如图5所示。
电磁波入射到无限大的平板型屏蔽体时，一部分能量被反射，称反射损耗，记为R1；透射波在金属板内传达时被衰减，称吸收损耗，记为A.电磁波抵达屏蔽体另一侧时，又被反射记为R2，仅有小部分能量透射进入被屏蔽空间。被反射的能量又被衰减和反射，循环往复，直至能量悉数被衰减和透射。这种屡次反射的现象，称屡次反射批改系数，记为B，量值小于1.
选用银、铜、铝、镍等良导体制造的接地屏蔽体，可对电场和高频磁场进行屏蔽;当厚度小、频率低时，钢的屏蔽效能比铜低；当厚度大、频率高时，钢的屏蔽效能比铜高；当厚度在0.67mm以上，钢的屏蔽效能比铜高。关于近场电场屏蔽，则以铜为宜。
关于f《100kHz的低频磁场，则用高导磁资料进行屏蔽，如工业纯铁，铁硅合金（硅钢，电工钢等），铁镍软磁合金，坡莫合金（79℅镍，21℅铁），非晶态软磁合金资料（具有高强度，高硬度，高延展性，耐腐蚀性），μ金属，铁氧体资料等。
图5 实心资料屏蔽效能的核算
2 屏蔽计划的等级：等级越低，越简单完结高屏蔽效能。
单板屏蔽及单板部分屏蔽：约20dB/1GHz
模块屏蔽：将辐射打扰大或抗打扰才干差的模块，独自设备在屏蔽盒中。不光简单完结，本钱低，而且能够削弱模块之间的彼此打扰，完结产品内部模块之间的电磁兼容。约20dB/1GHz
插箱、子架屏蔽： 约20dB/1GHz
机柜屏蔽： 约15dB/1GHz
图6为组装机柜的屏蔽效能，30-230MHz：20dB；230-1000MHz：10dB
图6 组装机柜的屏蔽效能
二．实践屏蔽体的问题
实践屏蔽体上有许多电磁走漏源，例如：不同部分结合处的缝隙、通风口、显现窗、按键、指示灯、电缆线、电源线等，如图7所示。
图7 实践屏蔽体上的电磁走漏源
1 缝隙屏蔽
：当缝隙的长度挨近波长的一半时，电磁波就会走漏出去。这种类型的电磁走漏源便是狭缝天线。缝隙尺度挨近半波长的整数倍时，电磁走漏最大。所以，高频时特别应做好孔缝屏蔽，要求缝长或孔径小于l/100。整个接合处有必要保持电气接连性，以避免狭缝天线的构成。 最少要在每l/6 之处有配接外表间的电触摸－紧固点直接衔接（包含螺钉?铆钉点焊?锁扣等）。永久性接缝，选用焊接工艺。非永久性合作面构成的接缝选用导电衬垫。均可达20dB/1GHz。
屏蔽体的导电接连性，是影响屏蔽效能最首要的要素。
2 通风孔的处理
意图是处理屏蔽和散热之间的对立。
波导是管状金属结构，呈高通滤波器特性， 频率高的电磁波能经过波导管，频率低的电磁波则损耗很大。作业在截止区的波导管称为截止波导管，可使打扰频率落在截止区内而被按捺。这种设备称为截止波导通风窗，如图8所示，用于对屏蔽效能要求高的机柜。
图8 截止波导通风窗
截止波导通风窗可按捺低于10GHz的打扰，屏效达50-80dB/1GHz.但本钱高，铝制波导张贴而成，须经导电氧化，镀锡，镀镍等导电处理，价格为1000元/m2以上。钢制波导用钎焊方法制成，价格昂贵，不引荐运用。
屏蔽效能要求不高的机柜，可选用金属孔板，如图9所示。只适用于打扰频率低于50MHz时，屏效为30-50dB/1GHz。资料为钢板或铝板。
图9 金属孔板
3 显现器：选用金属镀膜导电玻璃
金属镀膜玻璃是选用真空溅射等工艺在一般或钢化玻璃外表构成细密导电膜而制成的，具有屏蔽效能高、透光率高、无光学畸变、环境习惯性强等长处。
4 电缆或导线穿越屏蔽体
滤波器衔接器用于多根导线或电缆穿越屏蔽体。穿心电容、馈通滤波器用于单根导线或电缆穿越屏蔽体。
5 接续规划
屏蔽层的正确接法应选用压接端子并360度搭接，构成哑铃形结构，成为屏蔽机壳的延伸。
第四层 滤波规划
传导打扰能够经过电源线、信号线、互连线等导线，以及屏蔽体、接地导体等导体进行传达。处理传导耦合的方法是在打扰进入灵敏电路之前用滤波方法从导线或导体上除掉打扰。
电磁打扰滤波器，即EMI滤波器，是按捺传导打扰最有用的手法。它包含信号线滤波器和电源线滤波器。信号线滤波器答应有用信号无衰减经过，一起大大衰减杂波打扰信号。电源线滤波器又称电网滤波器，它以较小的衰减把直流、50Hz、400Hz电源功率传输到设备上，却大大衰减经电源传入的EMI信号，维护设备免受其害。一起，它又能按捺设备自身发生的EMI信号，避免它进入电网，污染电磁环境，危害其它设备。
EMI滤波器，一般是集总参数的、无源的低通滤波器。但EMI滤波器不同于一般低通滤波器，EMI滤波器更关怀刺进损耗、能量衰减、截止频率等特性。
一 影响滤波器功用的要害特性
1.影响滤波器功用的要害特性之一：阻抗特性
无源滤波器由按捺元件组成，其按捺特性不只取决于元件参数，而且还取决于端接阻抗。 如图10所示。
图10 源/负载阻抗与滤波器网络结构的挑选
例如，为避免电源体系的不稳定性，滤波器的输出阻抗有必要小于开关电源开环输入阻抗。滤波器的输入阻抗应与电网输出阻抗相差较大。其意图是为了尽或许使之失配，以取得尽或许大的刺进损耗。
2．影响滤波器功用的要害特性之二：频率特性
EMI滤波器的按捺噪声才干的鉴定方针：刺进损耗 IL（Insertion Loss）。刺进损耗的界说如图11所示。
图11 刺进损耗的界说
共模和差模刺进损耗是在50~75W间的某一阻值的体系内进行丈量的，是最优化和误导，100/0.1Ω或0.1/100Ω体系才干真实地预估实践运用时的功用。
3.影响滤波器功用的要害特性之三：电源线滤波器的设备
电源线滤波器设备时，简单呈现的问题包含，滤波器输入线过长、输入输动身生耦合、接地不良等。针对这些问题，电源线滤波器的正确设备应当如图12所示。
图12 电源线滤波器的正确设备
第五层 瞬态打扰按捺规划
一．电快速瞬变脉冲群（EFT）的按捺
按捺EFT有必要做到：正确选用和设备电源滤波器和信号滤波器：减小PCB环路面积和引线电感;分类捆扎分类敷设导线和电缆;操控线运用屏蔽线，电源线不该过长；正确做好接地规划；设备瞬态打扰按捺器。
二．雷击浪涌的按捺
导致雷击浪涌实验失利体现在过高的差模电压导致输入器材被击穿，或过高的共模电压导致线路与地之间的绝缘层被击穿。
经过雷击浪涌灵敏度实验应采纳的方法：浪涌吸收器材要用在进线入口处。在器材邻近不能有信号线和电源线经过，以避免将浪涌引进信号和电源线路。器材的引脚要短；吸收容量要与浪涌电压和电流的实验等级相匹配。
三。静电防护
静电放电是高电位、强电场、瞬态大电流的进程。所发生的上升时刻极快、持续时刻极短（大都只要几百纳秒）的电磁脉冲。
1．ESD防护是一项体系工程，需求各个环节施行全面操控。一般应抵达（+/-）2000V以上的防护要求。
2．电子设备ESD维护电路规划
旁路开释维护电路：其效果是将静电荷经过该维护电路开释掉，避免对功用元器材的静电危害；限压/限流维护电路：其效果是减缓静电的放电速度，使放电电压/流小一些，胁迫器材端口的电位；选用绝缘介质如塑料机箱、空气空隙及绝缘资料等把内部体系和元器材与外界阻隔；。运用金属屏蔽外壳，避免大的ESD电流冲击内部电路；.PCB板上设备光耦合器、阻隔变压器、光纤/无线和红外线耦合 ，完结电气阻隔。
四．瞬态打扰按捺器
因为滤波器的输入输出阻抗与电网以及负载阻抗严峻失配，对瞬态打扰的按捺才干十分有限。现在最有用的方法是选用瞬态打扰按捺器，将大部分能量搬运到地。
1.避雷管：前期的避雷管是气体放电管，一个电极接或许耦合瞬态打扰的线路，另一个接地。瞬态打扰呈现时，管内气体被电离，南北极间的电压敏捷降到很低的残压值（2-4kV）上，使大部份瞬态能量被地线敏捷搬运，通流容量大（100kA以上），功耗大大下降，漏电流小，产品遭到了维护。现在已固化，体积很小。避雷管具有很强的浪涌电流吸收才干，很高的绝缘电阻（》104MW）和很小的寄生%&&&&&%（《2pF），对产品正常作业不会发生有害影响。但其呼应时刻较慢，约为100ns.只适用于线路维护和产品的一次维护 。
2.压敏电阻器（VSR）（varistor; voltage-dependent resistor）：为多个PN结并联和串联在一起的电压灵敏型箝位维护器材。当加在其两头的电压低于标称压敏电压时，其电阻近为无穷大，而超越标称压敏电压值后，阻值便急剧下降。它对瞬态电压的吸收效果是经过箝位方法完结的，并转化为热量。其呼应时刻《50ns.首要参数为：
1）、标称压敏电压V1mA ，即击穿电压或阈值电压。指在1mA规则电流下的电压值，即1mA直流时测得的电压值。为10－9000V不等。一般 V1mA=1.5Vp或V1mA=2.2VAC，式中，Vp为电路额外电压的峰值。VAC为额外沟通电压的有用值。ZnO压敏电阻的电压值挑选是至关重要的，它联系到维护效果与运用寿数。如额外电源电压为220V，则压敏电压 V1mA=1.5Vp=1.5×1.414×220V=467V，或V1mA=2.2VAC=2.2×220V=484V.因而，选在470－480V之间。
2）、通流容量（kA） ，即在环境温度为25℃状况下最大脉冲电流的峰值，一般选用2－20kA。
3）、 残压比：规则峰值为8/20ms规范冲击电流经过压敏电阻后， 两头的峰值电压值（称为最大约束电压）与压敏电压之比。约为1.7-1.8.
3.TVS（Transient Voltage Suppresser瞬态电压按捺器）
跟着电子信息技能的敏捷开展，当时半导体器材日益趋向小型化、高密度和多功用化。因而要求维护器材有必要具有低箝位电压以供给有用的ESD维护；而且呼应时刻要快以满意高速数据线路的要求；封装集成度高以适用便携设备印制电路板面严重的状况；一起还要确保屡次ESD进程后不会劣化以确保高级设备应有的质量。TVS（Transient Voltage Suppresser瞬态电压按捺器）正是为处理这些问题而发生的，它已成为维护电子信息设备的要害性技能器材，是专门规划用于吸收ESD能量而且维护体系免遭ESD危害的固态元件。
TVS是一种二极管方法的高效能维护器材。当TVS二极管的南北极遭到反向瞬态高能量冲击时，它能以10-12秒量级的速度，将其南北极间的高阻抗变为低阻抗，吸收高达数千瓦的浪涌功率，使南北极间的电压箝坐落一个预订值，有用地维护电子线路中的精细元器材，免受各种浪涌脉冲的损坏。因为它具有呼应时刻快、瞬态功率大、漏电流低、击穿电压误差小、箝位电压较易操控、无损坏极限、体积小等长处。
现在已广泛运用于核算机体系、通讯设备、交/直流电源、轿车、电子镇流器、家用电器、仪器仪表（电度表）、RS232/422/423/485、I/O、LAN、ISDN、ADSL、USB、MP3、PDAS、GPS、CDMA、GSM、数字照相机的维护、共模/差模维护、RF耦合/%&&&&&%驱动接纳维护、电机电磁打扰按捺、声频/视频输入、传感器/变速器、工控回路、继电器、触摸器噪音的按捺等各个范畴。
第六层 体系级电磁兼容规划
EMC对体系效能的影响包含：体系功用下降或失效；体系牢靠性下降；影响体系作业寿数；影响效/费比的权衡；影响体系和人员的生存性和安全性；延误出产和运用。体系级电磁兼容规划流程如图13所示。
图13 体系级电磁兼容规划流程
实践标明，满意了设备EMC限值的设备、分体系组成体系后并不能确保体系的EMC杰出，即EMC+EMC¹EMC。因而规则体系的EMC要求并完结它是与确保设备EMC平等重要的。例如，假如N个模块别离在场点测得的场强值根本持平，则
Eo=N1/2E（mV/m）
设规范规则的打扰发射限值为Eo，若有N个模块，则每个模块的打扰发射限值应为
E=Eo/N1/2
十余年来，“电磁兼容分层与归纳规划法”已成功用于，合成孔径雷达卫星、大型集装箱查看体系、手持机、%&&&&&%、轿车电子体系、医用电子设备与体系、嵌入式机器人操控器等的电磁兼容规划，根本做到电磁兼容实验一次成功。
