导言
数字音频播送(Digital Audio Broadcasting,DAB)是播送通讯体系由模拟向数字化演进的产品。在很多的数字音频体系计划中,Eureka 147 DAB体系是来源最早,也是技能发展最为完善的数字音频体系。本文所规划的DAB基带信号调制体系依据Eureka 147体系的技能要求。本文选用依据模型的体系没计办法,首要对DAB基带信号调制体系的各个模块进行算法层建模,之后运用Simulink渠道以及Xilinx公司供给的可编程硬件模型库,将体系的算法层模型转化为可编程硬件模型,终究运用Xilinx公司的System Generator软件将经过验证的Simulink模型主动转化为FPGA可完成工程。
1 DAB信号调制体系简介
DAB体系基带信号处理链可以分为三个首要模块:第一个模块为信源编码体系,担任输入音频及数据源文件,并按照相关标准对不同的源文件进行信源编码,然后将编码后的数据流复用转化为特定的帧结构;第二个模块对经过信源编码的帧数据进行时域交错、信道编码等处理,然后将处理得到的数据复用转化为比特流;终究一个模块为信号调制体系,这部分体系将对输入的比特流进行正交相移键控调制、频域交错、差分调制、正交频分复用等一系列处理,并终究输出完好的DAB基带信号。图1给出了DAB信号调制体系框图。
2 DAB信号调制体系算法建模
为了可以终究在FPGA芯片中完成DAB基带架构信号调制体系结,首要对整个体系进行算法层建模,DAB信号调制体系结构框图如图2所示。DAB信号调制体系的算法层模型具有以下首要模块:触发序列检测子体系、体系时钟发生子体系、编码QPSK映射体系、频率交错子体系、差分调制子体系、OFDM子体系等。需求阐明的是,简直每一个子体系(例如频率交错体系)都有自己的时钟域,而且体系时钟发生所供给的输出远比一个单一时钟信号杂乱。
2.1 触发序列检测及体系时钟子体系
存DAB信号调制体系中,需求没计一个相应的序列检测体系来辨认所接纳到的数据流,当数据流中不包括触发序列时,DAB信号调制体系处于休眠状况,体系输出为零;当检测到触发序列时,序列检测体系将发出使能信号,使DAB信号调制体系对触发序列之后的数据流进行处理。
状况机是完成这个触发序列辨认子体系的一个直观有用的办法。因为所要规划的DAB信号调制体系是一个杂乱的实时信号处理体系,因而需求为体系树立大局时钟来标准处理时序。还需留意,体系的各个子体系之间的处理时序有必要和谐一致,不然输出端的DAB基带信号其物理层或逻辑层的帧结构会遭到损坏,大局时钟为各个子体系的和谐作业供给了一个全体时序结构。一起,那些需求进行杂乱处理的子体系(例如频率交错子体系、差分调制子体系等)可以以大局时钟为架构,树立自己的时钟域以及处理操控信号。大局时钟体系的树立首要依托计数器及逻辑比较模块的组合运用。
2.2 编码QPSK映射子体系
假定DAB信号调制体系所接纳到的比特码流中现已包括了块区分结构的信息,QPSK符号映射子体系将从接纳到的编码数据流中将包括块区分的码元对复原,并对码流进行QPSK调制,行将复原的码元对映射为QPSK符号。这个子体系的算法较为直观,在复原码元对的处理中,涉及到的串并转化运用解时分复用算法完成,而QPSK符号的映射经过查找表完成。
2.3 频率交错子体系
频率交错算法将改动QPSK符号与载波之间的对应次序。实时处理要求大大增加了频率交错子体系的算法模型杂乱度。为了完成对输入QPSK符号流的实时频率交错处理,本文规划了双缓冲空间算法模型,如图3所示。
双缓冲空间算法模型中心思维是供给两个并行的缓冲空间。在同一OFDM符号周期(384个QPSK符号周期),一个缓冲空间接纳QPSK码流,而另一个缓冲空间处于读入确定状况,并进行静态频率交错处理。此刻体系的输入端衔接至前一个缓冲空间,而体系的输出则由第二个缓冲空间供给。在一个OFDM符号周期完毕后,两个缓冲空间的作业状况对调,之前接纳QPSK码流的缓冲空间处于读入确定状况,进行静态频率交错处理并供给体系输出;而之前进行频率交错的缓冲空间则处于读入状况,并从体系的输入端接纳串行的QPSK码流。
2.4 差分调制子体系
经过频率交错子体系的处理,经过QPSK涮制的符号流,其在一个OFDM符号周期内的载波对应联系发生了改动,然后使频域的信息流得到了必定程度的无序化,提高了信号抗式微的才能。可是,因为调制方法为QPSK,信息被调制在载波的肯定相位上,这就要求接纳端的参阅基准相位具有很高的稳定性,不然可能会发生因为参阅基准相位的不稳定而导致码信息的误译状况。为了进一步增强体系的可靠性,DAB基带信号处理过程中引进了差分调制,将QPSK符号流通化为DQPSK符号流,然后将信息调制在载波的相对相位信息上,提高了体系的稳定性。
在差分调制体系算法模型中,需求一个本地存储区存储频率参阅符号,每一帧信号的差分调制处理流程如下。存帧头空符号输入的时分,体系不做任何处理,直接输出空信号。在频率参阅符号周期内,体系的输入端依旧是空信号,可是本地存储区将会在体系的输出端供给频率参阅符号,一起将频率参阅符号引进反应缓冲区。当第一个FIC符号输入的时分,反应缓冲区的频率参阅符号会与之同步,对应的QPSK符号做模8相加,相应的子载波进行了差分调制,一起输出端经过模8相加的编码DQPSK符号被引进反应缓冲区。当第二个F%&&&&&%符号输入的时分,以反应缓冲区中经过差分调制的前一个OFDM符号为基准进行模8相加,当一帧信号的一切OFDM符号都经过处理后,反应缓冲区将被清零,为相位参阅符号的冉次装载做准备。图4描绘了差分调制体系的算法模型。
经过差分调制得到的DQPSK符号流将经过零值刺进子体系、OFDM子体系和数据成形子体系的处理。零值刺进子体系的算法模型与双缓冲区算法模型相似,OFDM子体系的中心算法为快速傅里叶逆变换,数据成形子体系将会渊整经过处理得到的OFDM符号的数据格式并向输出端供给终究的DAB基带信号数据流。
3 DAB信号调制体系的Simulink模型
运用Xilinx公司供给的可编译硬件模型库,在Simulink渠道中树立硬件层DAB体系模型来完成算法层模型的功用。本节仅扼要介绍部分子体系的顶层Simulink模型。图5为频率交错子体系Simulink顶层模型。
整个频率交错子体系Simulink模型可以区分为两个主体:一个是时钟操控部分,一个是缓冲空间部分。在Simulink渠道中,运用地址可控移位寄存器(AddressableShift Register,ASR)作为缓冲空间,ASR具有三个输入端口,一个数据输入端,两个操控端,可以经过两个操控端来完成对缓冲区的操控。详细的说,当使能信号有用时,ASR将输入端数据读入,一起依据地址端口的操控信号输出指定地址区的内容;当使能信号无效时,ASR将不会读入任何数据,但会在输出端输出指定地址区的内容。运用两个深度为384的ASR来构成频率交错体系的双缓冲区,依据图3所示,要想取得要求的交错输出,需求在双缓冲区的两个输出端之问恰当的切换。因而,运用复用模块(Mux)来整合两个缓冲区的输出,然后得到频率交错子体系的输出。
图6为差分调制体系的Simulink顶层模型,整个模型具有三个输入端口,在图中做出符号的为数据输入端口,经过频率交错子体系处理的QPSK码流经过这个端口输入差分调制子体系。其他两个端口输入的为体系时钟信息。其间,一个为体系时钟结构中的帧同步时钟,另一个为体系时钟结构中的粗同步信号指示时钟。依据这两个体系时钟信号,相关的核算单元核算发生差分调制体系的本地时钟,并进一步得到相关模块的操控时序。
本地存储单元为一个深度为384存储单元的单端口只读存储器,本地存储单元中存放着事前核算得到的编码相位参阅符号,在操控时序的操控下,差分调制体系在每帧信号的帧头适时地从本地存储单元中读出相位参阅符号,并将其放入反应缓冲区中,为帧结构整合以及差分调制做准备。反应缓冲区为一个移位寄存器,它将为输入的帧符号流供给差分调制的基准符号差分调制将由编码QPSK符号流的模8相加核算完成,为了增强体系的稳定性,运用加法模块与一个查找表完成模8相加核算。从图6中可以清楚地看到,经过差分调制的码流经过反应回路引进复用模块,在严厉的时序操控下参加后续码流的差分调制。
4 DAB信号调制体系的实践测验
运用Xilinx公司的System Generator软件将在Simulink渠道中经过仿真验证的DAB信号调制体系硬件模型主动转化为可完成在FPGA芯片中的硬件工程。所选用的FPGA芯片为Xilinx公司的Virtex 6系列,型号为xc6vlx240t-1fff1156。
为了测验FPGA芯片内部所完成的DAB信号调制体系,从电脑端经过PCIe向FPGA芯片传送一个恣意数据文件,作为鼓励整数源,这个数据文件的开始部分包括了十六进制数据串“DEAD BEEF”,用来敞开FPGA芯片中的DAB信号调制体系。经过信号调制体系实时处理后的信号数据被传回电脑端,并记载在一个名为dabout.data的数据文件中,运用MATLAB软件翻开并剖析这个数据文件,验证其所记载的信号是否具有要求的时域帧结构及OFDM信号的频谱特性。测验渠道的建立如图7所示。
经过对dabout.data文件的剖析,DAB信号调制体系所实时处理输出的信号具有完好的帧结构,而且其频谱特性杰出,图8、图9为剖析得到的时域及频域成果。
结语
本文运用依据模型没汁的思维,经过算法层和硬件层建模,运用Simulink渠道和Xilinx公司供给的可编译硬件模型库,规划并在FPGA芯片中完成了Eureka 147数字音频播送基带信号处理链中的信号调制体系。实践测验标明,所没汁的体系可以实时处理输入数据流,而且所供给的输出信号满意DAB基带信号的时域帧结构和频域谱特征的要求。