超宽带无线通讯技能是现在无线通讯范畴先进的通讯技能之一，它运用极宽频带的超窄脉冲进行无线通讯，在无载波脉冲体系雷达中被广泛运用，多年来一向被限定为军用技能。近年来，跟着电子技能的飞速开展，在无线通讯用户急增，频谱资源越来越稀缺，通讯容量越来越大以及传输速率越来越来高的局势下，人们对超宽带技能的知道也愈加清楚，它逐步转入民用阶段，用于完成高性能、低本钱的无线通讯体系。在20世纪60年代，时域电磁学研讨作业广泛开展，人们在对微波网络由时域脉冲响应所反映的瞬时特性的研讨过程中逐步发现了超宽带技能。1962年，惠普公司开宣布取样示波器，纳秒级脉冲的发生办法才得以开展，其时遍及选用雪崩晶体管或隧道二极管发生脉宽为纳秒级的脉冲信号，供给可供剖析用的冲激鼓励信号，这使得人们可以正确地调查和丈量微波网络的冲激响应。能发生几百毫伏窄脉冲的高速器材有隧道二极管和ECL集成电路，能发生几十伏到几百伏的高速器材有雪崩晶体三极管、阶越康复二极管和俘越二极管。可是这些办法规划的窄脉冲发生器脉宽固定，不能调理脉宽，给运用带来不方便。为满意不同运用场合对脉宽的需求，本文规划了依据CPLD和 LCPECL的可调窄脉冲发生器，给实践运用带来了灵活性而且节省了本钱。
1 窄脉冲的技能要求及发生计划
因为超宽带技能广泛运用于雷达体系，因而其运用环境就决议了窄脉冲的技能要求。脉冲源性能目标的衡量首要是起伏和脉宽这两个目标，一般要求起伏要大，这样勘探间隔才远;脉宽要窄，这样分辨率才高。因而，窄脉冲发生电路的性能与所运用器材的速度有很大联系。
现在，发生超宽带窄脉冲的办法首要有模仿和数字两种办法。模仿的办法首要是选用高速的阶跃二极管、隧道二极管、雪崩三级管或许微带线组成的办法发生纳秒级、皮秒级的窄脉冲。但因为受管子杂散的影响而导致脉冲不行抱负，加上微带电路欠好调试的原因，数字办法应运而生。在数字集成电路中，ECL门电路是速度最快的一种，其长处是开关速度高、负载能力强、内部噪声低，缺陷是噪声容限小、功耗大、需负电源以及输出电平受温度影响大。由ECL开展而来的LVPECL门电路克服了ECL的缺陷，选用低电压正电源、差分输入输出传输的特色，使其在发生窄脉冲电路方面具有很大优势。一起考虑到习惯不同运用场合对脉冲发生器脉宽的要求，脉宽可调是本规划的一大亮点。因而，本文选用CPLD和LCPECL门电路器材来规划可调窄脉冲发生器。
本计划包含LVPECL窄脉冲发生电路和CPLD操控电路两部分，运用CPLD供给10 MHz的鼓励信号和对延时芯片进行写延时操控字来发生所需脉宽的窄脉冲信号。体系结构框图如图1所示。
2 CPLD+LVPECL 可调窄脉冲的原理及硬件电路规划
2.1 LVPECL 窄脉冲发生电路原理
窄脉冲发生器首要选用LVPECL 延时芯片和与门芯片完成，发生原理框图如图2 所示。首先把时钟信号分红两路，其间一路不经延时器直接抵达高速比较器，另一路经过延时器和反相器再进入高速比较器，经过高速比较器后的两路时钟信号进入 LVPECL 与门， 输出的窄脉冲波形如图3 所示。
2.2 LVPECL窄脉冲硬件电路规划
经剖析比较，LVPECL窄脉冲硬件电路挑选的器材如下：时钟分配器起到电平转化和时钟分配的效果，选用Maxim公司的MAX9323;可编程延时器材选用ON Semiconductor公司的MC100EP195;高速比较器挑选ADI公司的ADCMP567;与门挑选ON Semiconductor公司的MC100EP05作为亚纳秒脉冲发生器。LVPECL窄脉冲硬件电路经过两路完成：一路选用两片MC100EP195 级联发生固定延时;另一路选用两片MC100EP195级联发生20 ns规模内的可编程延时，即可发生20 ns内脉宽可调的窄脉冲信号。
(1)时钟分配及电平转化电路
时钟分配及电平转化电路如图4所示。因为CPLD操控电路发生的10 MHz方波时钟信号是LVCMOS电平，本脉冲电路选用LVPECL电平，因而需先将LVCMOS电平转化为LVPECL电平，又因为本电路有两路信号，因而需进行时钟分配得到两路时钟。Maxim公司的MAX9323的首要功用和特性为低偏移、低颤动，2个LVCMOS输入时钟信号中的1个被分配到4个差分LVPECL输出。1个单逻辑操控信号CLK_SEL挑选2个输入中的1个。器材作业在3.0 V~3.6 V规模内，假如选用3.3 V供电，则最多仅耗费25 mA的供电电流。此电路中，CLK_SEL被设置为接地，挑选CLK0时钟信号输入，CLK_EN被设置高电平使能4路差分LVPECL 输出，本电路中只用到2路。依据LVPECL电平驱动要求，其输出端应经过50 Ω上拉电阻拉到VCC-2 V，即拉到1.3 V。此外，为确保电源安稳，选用多个电容旁路对电源去耦。
(2)可编程延时电路
可编程延时器是窄脉冲发生电路最为要害的芯片，ON Semiconductor公司的MC100EP195 10 bit可编程延时线，最小延时步进为10 ps，可发生10 ns规模内的可编程延时。它选用差分LVPECL输入输出，而且LEN具有锁存D[9：0]10 bit编程数据的功用，一起D[10]、SETMIN、SETMAX、CASCADE、CASCADE可构成级联体系来扩展延时规模。本电路中用到两路信号，第1路两片级联，第1片的SETMIN、SETMAX别离与第2片的CASCADE、CASCADE相连，如图5(a)所示。D[10]是级联信号 CASCADE的操控引脚，当D[10]为低电平时，CASCADE发生低电平，CASCADE发生高电平，使得片1的SETMIN高电平将发生最小延时，片2的延时由D[9：0]确认;当D[10]为高电平时，CASCADE发生高电平，CASCADE发生低电平，使得片1的SETMAX高电平将发生最大延时，片2的延时由D[9：0]确认，这样可以将可编程延时规模扩展到20 ns。但因为芯片自身有2.2 ns的固有传输时延，两片级联即有4.4 ns的固有传输时延。本脉冲发生器是将两路时钟信号进行比较，为了抵消榜首路延时芯片的固有传输时延，另一路选用相同类型的两片芯片直接相连，而且将两片延时芯片SETMIN都设置为高电平发生最小延时，如图5(b)所示，这样就可以抵消芯片发生固有传输时延，使得两路时钟信号的延时差只受延时数据操控，可以得到极窄脉冲。依据LVPECL电平驱动要求，其输出端应经过50 ?赘上拉电阻拉到VCC-2V，即拉到1.3V。
(3)高速比较及与门电路
高速比较及与门电路首要由高速比较器、LVPECL与门和RC微分电路3部部分组成，如图6所示。因为时钟信号经过一段传输间隔后，信号的边缘会发生恶化和畸变，为了确保时钟信号边缘的峻峭，高速比较器ADCMP567对经过延时后的两路时钟信号进行整形，使得与门的输出不会有搅扰脉冲的呈现。ADCMP567是双通道高速比较器，具有比较形式和锁存形式两种作业形式。本电路中的两个通道都运用比较形式，使得输出信号能实时反映输入信号比较的成果，这经过将LEA和LEB接高电平VCC(3.3 V)，将LEA和LEB接VCC-2.0 V(1.3 V)完成。将输出的两路LVPECL信号送入与门芯片进行“与”运算即可得到窄脉冲，不同的延时差能发生不同脉宽的窄脉冲。最终，经过RC微分电路就可以得到一阶高斯窄脉冲。不同脉宽的脉冲信号经过微分后得到的一阶高斯窄脉冲的正脉冲部分和负脉冲部分在拐点处延时不同，会导致波形的不连续性和失真，这与 RC微分电路充放电时间常数t有关，t应该满意和脉冲宽度tw适当，这样就能确保波形的连续性，减小失真。因而可以选用可调%&&&&&%，以满意不同脉宽的需求，得到波形杰出的一阶高斯脉冲。
2.3 CPLD操控电路
CPLD操控电路要供给多种功用：为本振PLL模块供给SPI串行接口;为窄脉冲发生器供给10 bit并行接口;发生两路10 MHz的方波信号，一路为窄脉冲发生器供给鼓励信号，另一路为接纳端的A/D采样供给同步时钟;供给按键操控电路以及与PC串口进行串行通讯。CPLD芯片选用Altera公司MAX-II系列的EPM240T100C3，该芯片支撑ISP编程和JTAG调试，外围电路简略牢靠。经过对外部50 MHz有源晶振发生的时钟进行5分频，得到10 MHz的方波信号用于鼓励窄脉冲。一起，扫描键盘判别是否有外部按键输入，假如有，则依据不同的按键挑选不同的延时操控字，将其经过10 bit并行接口送入可编程延时芯片MC100EP195以发生不同的延时信号，这样便能发生不同脉宽的窄脉冲信号。图7为CPLD操控整体框图。
3 CPLD+LVPECL可调窄脉冲的测验
依据以上计划和电路，制作了图8所示的可调窄脉冲发生器。运用Agilent公司16903A逻辑剖析仪测验LVPECL与门电路后的不同延时的脉冲信号如图9所示。
从图10(a)中可以看出，此脉冲波形的峰峰值起伏约为390 mV，脉冲宽带约为635 ps;从图10(b)的频谱图可知，信号10 dB带宽约为1.3 GHz，中心频率为800 MHz左右，频谱能量最高点对应的功率为-43 dBm。为了到达所需功率，可以接功率扩大器进行扩大满意发射功率的需求。
针对用模仿的办法或数字固定延时的办法发生超宽带窄脉冲脉宽不可调的缺陷，本计划选用CPLD对可编程延时芯片写延时操控字来发生不同脉宽的窄脉冲信号。本体系可完成500 ps~20 ns规模内脉宽可调、起伏约为400 mV的脉冲信号。依据CPLD+LVPECL门电路的可调窄脉冲发生器为独立体系，可以满意不同运用场合的需求。
