SoC FPGA器材在一个器材中一起集成了处理器和FPGA体系结构。将两种技能兼并起来具有许多长处，包含更高的集成度、更低的功耗、更小的电路板面积，以及处理器和FPGA之间带宽更大的通讯等等。这一同类最佳的器材发挥了处理器与FPGA体系交融的优势，一起还保留了独立处理器和FPGA办法的长处。
现在，市场上首要有三种SoC FPGA，它们的处理器都是彻底专用的“硬核”处理器子体系，而不是FPGA架构中的软核知识产权(IP)。一切这三种器材都选用了全功用ARM处理器，具有完好的存储器层次结构，以及专用外设，发动、运转和作业都与“一般”的ARM处理器相同。
Microsemi SmartFusion2 SoC FPGA根据ARM Cortex-M3嵌入式处理器，首要面向微操控器运用。Altera SoC和Xilinx Zynq-7000器材运用了双核ARM Cortex-A9运用处理器。除了处理器，SoC FPGA还有丰厚的外设、片内存储器、FPGA类型的逻辑阵列，以及许多的I/O。
这几种可编程SoC产品表面上看来来都相同。它们都在一个器材中集成了ARM处理器、各种外设和FPGA。而实际上，细心的评价这些器材，更深化的了解数据资料是十分要害的。应针对详细运用来评价底层体系结构及其内在。SoC FPGA体系结构十分重要。细心的检查和考虑会发现在体系结构上有许多显着的不同。
规划人员应怎么挑选?本文介绍了在为运用挑选最佳可编程SoC时应进行的规划考虑，归纳考虑后作出工程决议。挑选规范首要会集在六个方面：体系功用、体系牢靠性和灵活性、体系本钱、功耗、未来开展路线图、开发东西。
1.体系功用
SoC FPGA体系结构的两方面终究决议在不同的单元之间能否高效的传送数据：互联，以及片内和片外存储器带宽。
SoC体系结构要考虑的第一项是Level-3 (L3)互联。望文生义,L3是L1和L2 Cache之下的一级数据传输层。L3互联的重要性表现在，它是进步功用的交流中心。
不同SoC FPGA供货商在L3体系互联上的特性有所不同。Altera SoC FPGA供给由三种交流架构构成的L3体系互联——L3主交流、L3主机外设交流、L3从机外设交流，运用ARM的AMBA NIC-301网络互联根底结构来完成，如图1所示。
图1.Altera SoC FPGA互联体系结构
Altera SoC运用精简分层总线，无堵塞交流体系结构减小了延时。互联规划支撑来自多个主机的一起多路会话，供给满意的带宽，因而，每一主机能够接连运转(“无堵塞”)。关于裁定，可认为每一主机分配优先级，辅导总线裁定。运用最近运用(LRU)算法对优先级相同的主机进行裁定。其他厂家的SoC FPGA体系结构或许运用多级层次，这需求分布式裁定,但这会带来延时。分布式裁定类似于有多个数据流裁定。这种办法要求运用中心服务质量(QoS)模块以确保主机不会拥塞。分布式裁定也有调整问题，会与DDR存储器操控器端口裁定抵触。
SoC FPGA体系结构最显着的优势是处理器与FPGA的片内严密耦合。为完成这种功用优势，处理器至FPGA互联应有满意的带宽(宽度和速度)，挑选类型适宜的互联也十分重要，这不能成为体系数据传输的瓶颈。
在结构方面，在其他厂家SoC FPGA器材中，数据通路和操控通路会竞赛并占用带宽。处理器需求拜访FPGA逻辑中硬件加速器并对其进行设置。假如这些操控会话进程与数据流呈现竞赛，那将会堵塞大吞吐量数据流，输入数据接连处理的进程会呈现中止。类似的，宽带数据流会延时操控信号，添加了操控延时。
为防止呈现这种状况，Altera SoC FPGA选用了第二个低延时、无堵塞“轻量”互联桥接。处理器经过这一简略的32位ARM Advanced eXtensible Interface (AXI)接口来拜访FPGA中的操控寄存器，不会堵塞或许影响大吞吐量数据流，如图2中的蓝色部分所示。一起，处理器和FPGA之间的宽带数据衔接支撑32位、64位以及128位宽度会话，如图2中的赤色部分所示。
图2.Altera SoC FPGA含有大吞吐量数据通路和无堵塞低延时操控通路
2.体系牢靠性和灵活性
高度集成的SoC FPGA还有助于树立更牢靠的体系。两个重要的方面表现了SoC FPGA器材的不同之处：体系中有多少存储器维护? SoC FPGA怎样应对软件缺陷?
对过错勘探、纠正和监督的需求现已成为当今规划的开展趋势。跟着存储器容量和密度的不断添加，对过错检查和纠正的需求也在添加，也越来越重要。大部分现代体系包含专用硬件来协助完成数据完好性。
从SoC FPGA视点看，这包含纠错码，即ECC维护——它不只仅是存储器操控器维护的一部分，并且还集成在处理器的片内存储器、高速缓存，以及外设缓冲中。ECC电路使体系更牢靠，体系不受意外数据过错或许数据损坏的影响。
表1总结了Altera SoC的硬件ECC与其它厂家的比照
表1.SoC FPGA中的ECC
值得要点介绍的另一方面是NAND闪存。NAND闪存适用于文件体系存储，但有时分牢靠性不如NOR闪存。因而，NAND闪存的ECC被用于消除过错。前期版别的NAND闪存操控器包含单比特ECC维护。这虽然有一些长处，可是CPU有必要参加其间，CPU有必要经过软件办理ECC，导致对功用有显着的影响。大部分现代NAND闪存操控器都包含多比特ECC维护。特别是，在Altera SoC FPGA中完成的NAND闪存操控器包含对512字节段的4比特、8比特和16比特硬件纠错，以及对1,024字节段的24比特硬件纠错。这完成了功用更强更需求的维护功用，并且不会下降功用。
存储器维护一般是先进的处理用具有的一种特性。不论是被称为存储器办理单元(MMU)仍是存储器维护单元(MPU)，处理器的存储器维护单元都能够防止过错或许不合法的处理器会话读取或许危害其他的存储器区域。在Cortex-A9处理器中，ARM的TrustZone技能扩展了这一维护概念，为安全灵敏的体系供给了体系级办法。
某些SoC FPGA将存储器维护扩展到了FPGA。为什么这一存储器维护来自FPGA，又用于FPGA呢?处理器和FPGA能够同享一个外部DDR存储器接口，以便下降本钱，减小电路板空间，节约功耗。假定定制FPGA逻辑刚好覆写了一段归于处理器数据、运用程序代码，或许操作体系(OS)内核的存储器，那么会怎样呢?这会导致体系故障或许将处理器指向过错的方向。
为防止呈现这种状况，为操作体系和嵌入式运用软件指定了特定的存储器区域，而其他存储器区域能够专门用于根据FPGA的功用，如图3所示。经过存储器维护，根据FPGA的功用不会损坏操作体系或许嵌入式软件区域。
图3.DDR存储器维护，处理器和FPGA同享公共的存储器。
看门狗定时器能够防止犯错的软件将体系堵塞。在曾经的双芯片分立计划，即处理器加FPGA的处理计划中，假如处理器运转犯错导致看门狗复位，FPGA依然能够运转。体系结构规划杰出的SoC FPGA有必要支撑相同的“独立”行为，并且还供给挑选给体系规划人员来决议是否重新装备FPGA。在许多状况下，很要害的是当处理器自己复位时，FPGA逻辑需求持续监督并呼应外部鼓励。因而，在这种条件下，检查FPGA怎样重新装备十分重要。
如表2所示，Altera SoC支撑处理器和FPGA的复位电路独自作业。由体系规划人员决议是否在CPU复位时重新装备FPGA。而其他SoC FPGA则在处理器复位时有必要重新装备。
表2.SoC FPGA中的CPU复位
灵活性是许多规划人员挑选运用FPGA的首要原因之一。可全面编程的SoC将规划灵活性扩展到了体系级。挑选SoC FPGA时要考虑的三种体系结构：处理器发动和FPGA装备优先级可选、片内FPGA接口、封装引脚兼容。
处理器发动和FPGA装备的多种挑选——对灵活性的需求首要从发动开端。SoC FPGA中有三种:“CPU最早发动”办法;或许先装备FPGA，再经过FPGA逻辑发动CPU办法;以及彻底独立的处理器发动和FPGA装备机制的办法。现在，Altera SoC FPGA是仅有规划支撑一切这三种挑选的ARM Cortex-A9处理器SoC FPGA。
灵活性也扩展到片内FPGA接口上。有时分运用程序需求特性丰厚的规范接口;有时分则要求简略或许可定制接口。关于需求高档功用的运用，SoC FPGA运用了ARM的AXI接口来衔接处理器、硬核外设和FPGA逻辑。AXI规范运用老练的业界规范，供给高速宽带接口。可是，关于不需求AXI一切特性的IP内核应该怎样呢?可扩展特性更重要，又会怎样呢?需求的一个极点或许是用户定制的1000线接口;而另一个极点则只需求一条线来点亮LED或许读取一个开关。
为满意这种改变的需求，除了AXI接口，Altera SoC FPGA还支撑Avalon存储器映射(Avalon-MM)接口，以及Avalon流(Avalon-ST)接口。这些可扩展的Altera接口规范十分适宜要求较低或许其他的特别功用需求。这样，IP规划人员可认为每一功用挑选最优接口。这也支撑现有Altera FPGA客户持续运用现有的IP，纷歧定要移植到AXI。
封装引脚兼容布局进一步进步了规划、开发和施行阶段的灵活性。开发人员很简单在具有不同逻辑密度的器材之间移植规划，这些Altera SoC器材有相同的封装引脚布局。此外，开发人员能够在封装引脚兼容布局范围内，在具有收发器和不具有收发器的器材之间进行移植。为进一步下降本钱，供给无收发器版别，它支撑双核或许单核处理器。这些挑选使得一个印刷电路板渠道满意了不同的本钱和特性运用。
3. 体系本钱
现在出售的每一体系简直都面对越来越高的本钱压力。而SoC FPGA是具有先进特性的立异产品，Altera规划其SoC FPGA时一起考虑了组件和体系本钱。一片SoC FPGA的本钱要比其代替的组件低50%，一起也能够下降体系本钱。
当考虑SoC FPGA本钱时，应注重三个要害方面：SoC中现已集成了多少等效功用? 运用需求高速收发器吗?假如需求，需求多少? 相关的电源供电本钱有多大?
SoC FPGA处理计划的集成度有多高? 取决于运用，一片SoC FPGA会含有体系等效的处理器、一切外设、多个DSP、许多的片内存储器、高速收发器、时钟办理以及丰厚的定制逻辑。不管怎样，都会有许多问题，如是否一起供给单核和双核处理器版别;除了ARM处理器内核，是否还集成了其他外设;硬核存储器操控器的数量;是否有集成锁相环(PLL);是否能够经过装备选项来下降本钱;是否需求为操控器分配其他的FPGA逻辑;是否有公共封装引脚布局来优化渠道本钱等。
高速收发器是对规划本钱有显着影响的另一要害特性。Altera SoC FPGA在全系列产品线上供给高速收发器挑选。特别是，低端入门级器材以及容量最大的全功用器材都有高速收发器。高速收发器是PCIe等运用的要害要素。不然，会需求外部接口元器材，这添加了体系资料本钱(BOM)。另一方面，某些嵌入式规划纷歧定需求高速收发器，Altera供给不含有高速收发器的SoC FPGA类型，然后下降了SoC FPGA元器材本钱。
电源电压轨数量和容量对规划的本钱和杂乱度有十分显着的影响。一切SoC FPGA都需求多个电压轨，可是有的要比其他少许多。并且，某些SoC FPGA有严厉的上电和关电次序操控，要选用更杂乱——并且贵重的电源供电。特别是，因为或许会呈现各种掉电条件，导致很难进行关电次序。抱负状况是，最好能够防止上电或许关电要求，特别是这些要求影响器材长时刻牢靠性的时分。Altera SoC FPGA没有任何上电或许关电次序要求。
4.电源
即便不是推进要素，低功耗也成为许多规划中越来越重要的要素。在SoC FPGA器材之间进行挑选时，与功耗相关的重要要素有三个：集成、低功耗形式、上电/关电次序要求。
经过集成下降功耗。如图4所示，在一片SoC FPGA中集成处理器和FPGA元器材能够把体系功耗下降10%到30%。I/O在器材之间传送信号，一般需求较高的电压，是运用中最耗能的组件。
图4.在一片SoC FPGA中集成处理器和FPGA减少了高功耗的芯片间I/O衔接
低功耗形式。SoC FPGA具有各种低功耗和低本钱特性。因为功耗的首要来历是器材的FPGA部分，因而，处理器体系和FPGA有分隔独立的电源平面十分重要。为下降功耗，处理器能够经过软件操控将FPGA置于低功耗形式。
上电/关电次序要求。为确保器材的牢靠性，或许确保某种上电状况，硅片供货商会提出特别的上电和关电次序要求。上电次序要求是很常见的，而经过关电规范来维护器材却很罕见。这意味着，有必要在电源上添加额定的电路，不然体系出产商会面对长时刻牢靠性问题。
关于有关电次序要求的器材，有必要要十分当心，以防止每一电源轨失效，导致违背规范。这就要求选用比较模仿电路来监督电压轨，有必要添加相应的维护电路。为确保正确的关电次序，还需求有满意的功率存储。
Altera SoC FPGA内置了内部器材维护功用，因而，能够承受恣意次序的上电或许关电。Altera确实引荐了上电次序，但仅仅作为体系电源供电规划人员的攻略，协助他们下降本钱，并没有任何牢靠性意义。其他SoC FPGA供货商确实有上电和关电次序要求，假如常常违背，会导致器材的长时刻牢靠性问题。
Altera SoC FPGA确保使I/O进入三态，防止了电路板级驱动竞赛问题。假如违背了上电次序要求，其他SoC FPGA供货商器材不能确保这些。
并且，Altera SoC FPGA支撑“热插拔”，器材能够刺进到现已上电的电路板中。其他SoC FPGA供货商并不供给这一功用。
5.未来开展路线图
挑选新处理器体系结构是要害的决议。供货商的产品路线图能否满意未来运用需求，杰出体系优势，长时刻看体系是否具有竞赛优势，对此进行评价十分重要。考虑到较大的软件投入，根本软件能够轻松移植到未来产品上也十分重要。因而，不只要知道SoC供货商鄙人一代产品上有哪些许诺，并且还要提出以下问题：
●在这一产品线上计划有多大规划的投入?
●往后对进步体系规划的竞赛力会有多大协助?
●东西有没有开展路线图?
为满意SoC FPGA的方针运用需求(通讯根底设施、工业、轿车、高功用核算、军事、航空航天、医疗、多功用打印机，等等)，Altera拟定了三代处理器开展路线图，如图5所示。
图5.Altera SoC FPGA系列产品开展路线图
开展路线图从28 nm Cyclone V和Arria V SoC FPGA开端。在20 nm第二代，Arria 10 SoC FPGA处理器子体系依然相同，含有双核ARM Cortex-A9 MPCore处理器。双核ARM A9坚持了软件的兼容性，很简单进行软件移植，因为选用了20 nm工艺技能，处理器功用比第一代进步了87%。第二代还增强了安全特性和存储器支撑。StraTIx 10 SoC FPGA中集成了四核ARM Cortex-A53处理器，第三代SoC FPGA处理器子体系进一步进步了高端器材的功用。64位A53有用的进步了功用，一起依然是低功耗器材。假如需求，四个内核中的两个能够运转在32位形式下，以保持与第二代软件的兼容性，而其他两个内核能够运转在64位形式下，以支撑新运用。
一切硅片元器材开展路线图的根底都是硅片工艺技能。今日，大部分SoC FPGA都选用了28 nm硅片工艺进行制作。工艺技能的下一首要开展方向是FinFET技能。
FinFET晶体管将沟道翻转至旁边面，二维规划转变为三维规划，推进了半导体职业的革新。这种新结构的长处在于密度更高、走漏更小，有源功耗更低。Intel真实的引领了FinFET技能。Intel的第一代选用了22 nm，他们现在的第二代“三栅极”技能则在14 nm上完成。Altera SoC FPGA将在14 nm工艺节点上选用三栅极技能。
关于调试和开发东西，Altera与ARM达成了长时刻战略合作关系。2012年12月，两家公司宣告了独家协议，共同开发ARM DS-5嵌入式软件开发东西包，为Altera SoC FPGA供给FPGA自适应调试功用。
与此一起，Altera在FPGA上选用了OpenCL规范，与现在的其他硬件体系结构(CPU、GPU，等)比较，能够大幅度进步功用，一起下降了功耗。OpenCL选用了扩展ANSI C，与运用Verilog或许VHDL等底层硬件描绘言语(HDL)的传统FPGA开发办法比较，运用OpenCL规范、根据FPGA的异构体系(CPU + FPGA)具有显着的产品及时面市优势。
6.开发东西
SoC FPGA为完成更快、更廉价、能效更高的电子产品拓荒了新途径。可是，伴跟着硬件立异，开发和调试东西也应该不断立异。软件终究决议了规划人员能否成功的运用这些器材。为完成更广泛的运用，软件开发人员有必要找到适宜的SoC FPGA，把握其特性，就像独立处理器那样轻松高效的运用它们。Altera SoC嵌入式规划套装(EDS)开发环境，运用了ARM DS-5 Altera版东西，与市场上其他调试东西不同。其特色包含FPGA自适应调试、ARM处理器与FPGA东西选用同一条USB电缆、外设寄存器主动显现、VFP和Neon寄存器显等方面均具有杰出优势。
软件开发一直是工程规划的首要部分。同一器材上处理器组合FPGA的这种混合特性添加了新的开发方向。有必要细心考虑这种新方向会怎样影响工程规划、工程团队的学习曲线，以及曩昔在软件东西上的投入。
首要也是最重要的，这些新器材的东西应兼容ARM，利用了ARM辅佐支撑体系，这一点十分要害。现在市场上的一切SoC FPGA都选用了ARM处理器IP，一般包含了来自ARM处理器软件开发东西广阔的辅佐支撑体系的支撑。可是，每一家供货商针对器材添加的FPGA部分有不同的处理办法。这些不同对以下方面的影响较大：
全芯片调试：在独立处理器上调试运用程序是很好了解的问题，有老练的软件辅佐支撑体系供给老练的处理计划。选用SoC FPGA，SoC不再是预界说的，相应的，调试东西有必要支撑许多新结构，如在FPGA中完成的其他的用户界说外设，在FPGA中完成的含有硬件加速模块的软件功用，FPGA中完成专用算法的定制逻辑模块。
剖析CPU和FPGA。体系剖析是任何好调试器都具有的功用，能够协助开发人员处理常见问题，如体系中的热门在哪里?CPU内核的时刻都花在了哪里?所运用的高速缓存功率有多高?为能够让剖析功用在具有集成FPGA的处理器体系中真实发挥作用，FPGA事情也有必要是剖析的一部分。不然，没有FPGA自适应调试功用，开发人员只能看到并操控部分芯片
多核调试。在多核调试中，能够一起独立操控并监督处理器内核是十分有必要的。在某些状况下，需求在一个断点上中止一切内核。可是，在其他状况下，只需求在断点处中止一个处理器，而另一个内核持续履行代码。最好还能检查每一内核上运转的软件。调试器和剖析东西应能够规划支撑多核运用。作为比照，GNU根据GDB的调试东西开始仅仅规划满意单核需求。根据GDB的调试器作业起来十分好，可是一次只能处理一个内核。在多核体系中运用根据GDB的调试器时，能够在多个内核上设置断点。可是，当运用软件终究遇到一个断点时，只能调查触发断点的内核。实际上，每次只能调试一个内核。在调试阶段无法看到其他内核，这关于多核调试而言是很大的限制。ARM及其辅佐支撑体系合作伙伴活跃应对这一多核难题，开发了功用强壮的高质量多核调试东西。当挑选一款SoC FPGA时，重要的一点是所挑选的SoC FPGA系列比较简单运用真实的多核调试器。
规范东西和流程。软件工程师运用了解而又老练的东西功率会更高。在了解的东西中能够运用新的硬件特性。大部分工程师期望运用有许多支撑的“规范”东西来修改、编译、下载、调试他们的运用程序，而不是选用新的专用流程。Altera与ARM合作开发了特别版别的业界规范ARM DS-5东西包，以支撑完成Altera SoC FPGA的特性，发挥其优势。经过这一业界抢先的协议，ARM DS-5 Altera版东西包运用了解的业界规范接口，供给了FPGA自适应调试和其他要害多核特性。这一东西包还支撑在硬件和软件调试中只运用一条Altera USB-Blaster II电缆。
定论
SoC FPGA是功用强壮的新一类可编程器材，适用于多种电子规划。商用器材集成了规范ARM处理器——Cortex-M3或许功用更强壮的双核Cortex-A9，以及丰厚的外设、片内存储器、高速内部互联体系结构、分层片内存储器，还有前沿的FPGA架构。这些器材表面上看起来十分类似，可是底层体系结构却不尽相同。
为不同运用挑选最佳SoC FPGA需求充分考虑六大规范，即体系功用、规划牢靠性和灵活性、体系本钱、功耗、未来产品开展路线图，以及开发东西在协助这些SoC FPGA取得成功方面扮演的重要人物。
