1 导言
CCD (Charge Coupled Devices)电荷藕合器材是20世纪70年代初发展起来的新式半导体 器材。现在CCD作为光电传感器因为其具有体积小、重量轻、功耗小、作业电压低和抗焚毁 等长处以及在分辨率、动态规模、灵敏度、实时传输、自扫描等特性，广泛地使用于摄像 材、气候、航天航空、军事、医疗以及工业检测等许多范畴。
咱们需求对CCD相机所获取的许多高速图画数据进行收集、存储，以便做后续处理和应 用，而进行这一系列信号处理之前，方针信号的获取及所获信号的质量联系到调试整个相机 体系的要害。在调试相机体系时，因为调试的体系总有一些不完善的要素，一起又因为屡次 的调试也会添加CCD芯片的危险本钱，特别关于比较贵重的CCD芯片，调试中如若常常运用将 会带来损坏的危险，因而在调试过程中对CCD芯片输出信号的剖析和模仿就成为一项极端重 要的作业。本文规划了一种依据CPLD的可编程宽频、高精度CCD信号发生器。充分使用CPLD 的可编程性，模仿出CCD在各种杂乱环境下的收集信号，一起满意体系对波形和时序的要求， 输出信号频率到达11MHz。
2 剖析CCD 输出信号的特色
一个 CCD 信号的输出序列由复位脉冲开端，当FET 开关闭合时，图1 中的传感器电容上的电压为初始的参阅电压值，这个参阅电压值被称为复位馈通电平。经过必定的馈通推迟时 间后，这个电压值下降，成为真实的复位电平。此刻，FET 开关翻开，则像素电荷被转移到 这个电容上，相应的改动了电容上的电压值。这个电压值便是参阅电平、像素电平以及一些 噪声叠加而成的。当CCD 开端作业读取有用信号时，输出信号在每个复位信号的上升沿时复 位，即在输出信号上呈现复位搅扰脉冲1,然后回到参阅电平2，开端读取积分得来的是像元 信号3。实践像素宽度为3 的宽度，1、2、3 的宽度和为一个像素周期，每个像素的信号幅 度为2 和3 的高度差，这些都是CCD 输出信号的重要参数。CCD 输出的信号中包含了较大的 直流重量。直流偏置电压是CCD 正常作业所不行短少的，其值在几伏到十几伏规模内改动， 而且只耗费几毫安以下的电流，很简单由稳压电源必要时经电阻或电位器分压以及电容滤波 得到。
图1 CCD输出信号
3 硬件结构
整个体系由数字信号发生模块、数模转化模块和输出处理模块3部分构成。选取CPLD以构成 信号发生模块，充分使用它的可编程性，构造出CCD在各种杂乱环境下的收集数据，一起生 成与数据信号相匹配的操控信号，操控下级数模转化模块的作业。数模转化模块接纳上级发 送过来的数据和操控信号，在操控信号的操控下将数据转化为模仿信号输出。因为该模块的 转化输出为电流，所以还需求添加一个转化模块将电流转化为体系所需求的电压信号，一起为了满意体系对信号精度的要求，还需求添加有源和无源滤波电路模块。体系框图如图2所示，晶振作为CPLD的时钟信号（clk）输入，其它的信号均由其发生。
图2体系原理框图
首要作业分为以下几个方面：
（1）信号发生模块
使用 VHDL 言语规划CCD 输出图画信号和时序操控信号，输出信号有模仿出来的数字图 像信号（10 位并行输出）和时序操控信号，首要包含：相关双采样信号，A/D 采样所需时序 脉冲信号，行、场同步脉冲信号等。
（2）数模转化模块
将模仿的数字信号经由数模转化器得到模仿信号，高速的数模转化器材一般都是电流查 分输出，因而需求对输出的模仿信号进行后续处理。
（3）输出处理模块
对由 DAC 输出的模仿信号，经过运放将其转化为电压输出信号，并进跋涉一步处理得 到契合要求的CCD 输出信号。
4 信号发生模块CPLD 的规划
4.1挑选契合要求的CPLD
本规划选用LATTICE公司的ispLSI1032e CPLD，该芯片共有84个引脚，可用门数达6000 个，192个逻辑单元，可独自装备为输入、输出及双向作业办法，64个通用I/O口，其传输延 时为7.5ns，最高作业率高达125MHz,能够满意本规划的要求。该体系要求的输出频率为11MHz的相关双采样办法的CCD信号，而且对信号的时序有着严厉的要求，选用66MHz的晶振，作为 CPLD的时钟输入。
4.2 程序规划
输出的数字信号要供给给图画传感器的下一级采样体系，契合必定的时序要求，采样所 需时序脉冲信号，输出信号有模仿CCD 输出信号，相关双采样信号，故需求A/D 采行同步脉 冲信号等。信号发生模块CPLD 部分，咱们除了需求发生一切的数字信号之外，还需求为下一部分的数模转化模块准备好需求的数据和D/A 时钟时序。
在使用 VHDL 言语在isp 环境下编程、仿真、调试，得到几幅模仿灰度图画和行、场同步信号。输出信号有数字图画信号（10 位并行输出），D/A 的时钟信号(clock1)和写信号 (wrt)，相关双采样信号，行、场同步脉冲信号等。输入时钟信号(clk)为66MHz，行同步信号row 用来确保输出像元的同步。
它的输出作为模仿CCD 数据发生和D/A 转化操控模块的时钟输入。模仿CCD 数据发生 模块输出的方波信号ccdout[9..0]，经过DAC 改换后，生成CCD 的模仿输出信号。D/A 转 换操控模块生成DAC 的写信号WR 和时钟信号CLK，要求D/A 在数据ccdout[9：0]的一个周 期内采样转化凹凸电平各一次，需求wrt 和clock1 在ccdout[9..0]的凹凸电平处别离采样, 为确保clock1 与wrt 信号的相位联系，令wrt 信号在clk 的上升沿改换，clock1 信号在clk 的下降沿改换，这样就发生了咱们所需求的数据和操控信号。
4.3 仿真成果
本规划完结了选用VHDL硬件编程言语和CPLD发生体系的数据源信号，包含模仿CCD输出 的模仿信号发生前的一组数字信号和用于下一级所需求的的操控时序，确保了体系输出信号 的速度和相位联系。如图3的仿真波形所示，ccdout[9..0]为模仿的图画信号，shp、shd为 相关双采样信号，clock1、wrt为下一级数模转化模块D/A的操控信号。参阅脉冲shp和视频 脉冲shd在一个像元距离别离采样一次，终究输出信号为收集到的参阅电平与视频电平之间 的差值，选用相关双采样技能能够滤除叠加在输出信号上的复位噪声。
5、数模转化及输出处理模块
选用DAC2900 作为数模转化器，将模仿的灰度图画经数模转化得到的模仿信号。DAC2900 是TI 公司出产的10 位高速D/A 器材，DAC2900 选用单一电源作业，电源规模为3.3-5V， DAC2900 是电流输出数模转化器，它供给差分电流输出，可支撑单端或查分使用。两个输出 电流的匹配确保在差分输出结构中进步其动态功能，电流输出可直接与输出电阻相接，供给 两个互补的单端电压输出，也可直接输入变压器。
DAC2900的模仿信号输出能够采纳单端输出办法或许差分输出办法。单端输出办法衔接 比较简单，但抗噪功能差，所以采纳差分输出办法，以尽量削减信号噪声以及电磁的搅扰。
其是选用差分输出办法能够将一切偶次谐波经过正反两个输入信号基本上相互抵消。
DAC2900芯片材料供给的原理图如图4所示，装备计划的参阅公式如下：
V 为DAC2900内部+1.25V基准电压， SET R 为DAC2900从外部引进的装备电阻值，由公 式（1）可知，能够经过设定该电阻值来调理OUTFS I ,由公式（2）得出，然后能够操控电压OUT V 的巨细。本体系SET R 取值为2K Ω ，能够得到20mA的满量程输出。体系要求转化电压规模为 0-500mV，则输出电阻F R 取值为25 Ω ，满意体系要求。使用CADENCE软件完结PCB规划，原 理图如图5所示：
6、进步信号精度
经过上述的数字的信号生成，数模转化及转化，基本上能够得到所需求的频率为11 MHz 的信号波形。信号上叠加了许多的高频噪声，无法满意下级采样体系对低噪声的要求。因而 需求从PCB的布局、布线及器材的装备等多个视点人手，对信号进行改善，把噪声约束在10 mV 以下，首要从以下三方面来进步体系功能，按捺噪声：
（1）电源滤波部分。电源噪声的损害最大，经过对电源部分添加滤波电路来滤除电源 噪声，一起因为大旁路电容或许因谐振而失效，所以在电路板上安置了一些比较小的旁路电 容阵列，CPLD器材的每个供电电压管脚都要外接0.1μ ，电容来进行滤波。
（2）因为体系作业在较高的频率，所以要考虑到信号的完好性问题，即处理信号的反 射及信号之间的串扰问题。选取串联端接的办法，而且将匹配电阻尽量接近信号发送端。同 时将规划完结的PCB图导入CADENCE软件进行仿真，确认最佳的串联电阻值，实践体系经过串 联匹配电阻后，信号的过冲和振铃现象得到了有用的消除。
（3）添加模仿一阶有源滤波电路。经过示波器发现生成信号上叠加有高频噪声，为了 滤除该噪声，选用OPA680放大器构成有源低通滤波电路。经过调理器材参数来改动滤波器的 低通频率规模，大大方便了体系调试，有用的滤除了高频噪声。在接插件管脚添加RC低通滤 波电路，实践证明对进步信号质量有必定的改善效果。
7 结束语
编译仿真经往后，在顶层用原理图进行归纳完结，然后烧入芯片进行试验，并依据实践 运转状况，对规划进行改善。如依据实践器材的延时特性．在规划中某些当地刺进恰当的延 迟单元以确保各时延共同。本规划完结了CCD 输出信号仿真,并给出终究仿真波形。咱们对 规划的信号发生器在不同装备数据下的输出信号进行了测验，信号的波形和信噪比都完全能 到达体系所要求的功能指标，然后标明该规划计划是行之有用的。
立异点：本文规划了一种依据CPLD的可编程高精度CCD信号发生器。充分使用CPLD的可编程性．模仿出满意体系要求的CD信号，输出信号频率到达1IMHZ。
