PAL之后是PLD，PLD和PAL器材十分类似，可是加入了一些其他特性，成为真实的可编程器材，并且更有用。该器材差异于简略PAL器材的首要前进是它含有全面可编程宏单元，以及可变乘积项分配。
宏单元供给多种可编程挑选，完成乘积和输出。可编程宏单元还能够反应至阵列或许运用输出引脚作为输入。灵敏的PLD宏单元成为完成逻辑功用真实有用的器材，第一款PLD如图1.6所示。
图1.6 第一款PLD示意图
PLD理念进一步扩展便发生了CPLD。与由多个PAL和宏单元构成的PLD类似，CPLD包含多个和I/O引脚衔接的PLD逻辑模块，彼此之间经过可编程互连架构进行衔接，如图1.7所示。这种办法可在一个器材中进步逻辑数量。
图1.7 CPLD结构图
CPLD中的逻辑模块一般被称为逻辑阵列模块（LAB），每个LAB就像一个PLD。CPLD LAB一般含有4到20个宏单元。LAB中的可编程阵列十分类似于PAL或许PLD阵列。
但是，CPLD和PLD中的可变乘积项分配不同，CPLD LAB中的宏单元一般包含额定的与门逻辑，这些逻辑直接反应回阵列。这一额定的逻辑可用于构成额定的乘积项，名为扩展项。扩展逻辑发生的额定乘积项可用于当时的宏单元中，以扩展逻辑功用。
其他宏单元还能够同享运用扩展项。这样，关于需求乘积项的宏单元而言，只树立一次乘积项即可，而不用每次都树立。这是削减逻辑糟蹋更高效的办法，如图1.8所示。
图1.8 CPLD LAB中的宏单元
留意：运用扩展项逻辑的缺陷是由扩展乘积项导致的额定时延，而运用扩展项逻辑的时延是已知的。因而，放置逻辑和进行时序剖析时，应对此进行考虑。
除了LAB，CPLD中的其他结构与PAL和PLD类似，但装备更高档。LAB之间的互连被称为可编程互连阵列，即PI或许PIA。PI与PAL和PLD中的可编程阵列类似，运用了相同的编程技术。而PI供给了LAB之间以及LAB和I/O引脚之间数据传送需求的一切走线。
经过PI，任何LAB的输入和输出都能够衔接至任一其他LAB或许I/O。这是完成十分灵敏的可编程器材的要害。CPLD相关于PLD的另一改善是加入了独自的I/O操控模块。在PLD中，I/O引脚直接衔接至逻辑。在CPLD中，PI将I/O引脚和器材的首要逻辑分隔。I/O引脚有自己的操控逻辑来完成多种特性，任一引脚有多种I/O规范，输入、输出，或许双向作业，并不需求迫使某些引脚只能用做输入。
CPLD相关于PLD最大的长处在于逻辑数量及布线挑选。LAB逻辑和PI是全面可编程的，在单片器材中具有很大的规划灵敏性。CPLD的I/O特性和功用远远超出了PLD的简略I/O，在I/O怎样作业上供给更多的选项和操控功用。
与PAL和PLD相同，CPLD在电路板上电时即可瞬时接通作业。它们具有很低的本钱，占用了很少的电路板面积。非易失EEPROM编程体系结构使其十分合适运用在体系编程办法进行测验和调试，不需求在电路板上电时对其进行从头编程。现在的Altera CPLD包含MAX 3000和7000系列器材，以及MAX II和MAX IIZ系列。
