一、CPLD及其功用
可编程逻辑器材包含现场可编程门阵列FPGA（Filed Programmable Gate Array）和杂乱可编程逻辑器材CPLD（Complex Programmable Logic Devic）这两种类型。
具有固定数目输入和输出的任何组合逻辑函数能够在可编程只读存储器PROM中以输出为输入的查找表方法来完结，许多完结组合逻辑的结构变型已从这一简略的概念引申出来，而运用VLSI的密度发生更通用的能完结PCB板上几个简略PAL互连功用的器材是PAL/PROM这类典范的扩展，称为PAL结构的PLD，即杂乱可编程逻辑器材——CPLD。
CPLD所供给的逻辑资源比较少，最高约一万门。可是，CPLD供给了以下特别功用：
1. CPLD在规划过程中为客户供给了更大的灵活性，因为关于CPLD来说，规划重复只需求改动编程文件就能够了，而且规划改动的成果可立即在作业器材中看到。CPLD不需求绵长的前置时刻来制作原型或正式产品，CPLD器材现已放在分销商的货架上并可随时付运；
2. CPLD不需求客户付出昂扬的NRE本钱和购买贵重的掩膜组，因为CPLD供货商在规划其可编程器件时现已付出了这些本钱，而且可通过PLD产品线连续多年的生命期来分摊这些本钱；
3. CPLD答应客户在需求时订货所需求的数量，然后使客户可操控库存。选用固定逻辑器材的客户常常会面临需求抛弃的过量库存，而当对其产品的需求高涨时，他们有可能为器材供货缺乏所苦，而且不得不面临出产推迟的实际；
4. CPLD甚至在设备付运到客户那儿今后还能够从头编程。正是因为有了可编程逻辑器材，一些设备制作商现在正在测验为现已安装在现场的产品添加新功用或许进行晋级。
二、Xilinx公司的XC9500系列可编程逻辑器材
近年来，可编程逻辑器材在高密度、高速度、低功耗等方面开展很快。在CPLD方面，Xilinx公司推出了高性能、低本钱的XC9500［tm］系列，以及在单个器材内结合了极低功耗和高速度、高密度和多I/O引脚特色的CoolRunner［tm］系列。此系列CPLD器材需求的功耗极低，而且价格低廉，然后使其关于本钱灵敏的、电池供电的便携式设备（如移动电话和数字手持助理）十分抱负。
XC9500系列CPLD器材是Xilinx公司具有代表性的产品，图1为XC9500系列芯片的外观图：
三、 CPLD的规划与开发
XC9500系列可编程逻辑器材的内部结构以及时序问题就不逐个介绍了，咱们下面所关怀的是CPLD的规划与开发。
CPLD器材的规划一般能够分为规划输入、规划完结、规划仿真和下载编程4个过程：
1. 规划输入
规划输入便是将规划者所规划的电路以开发软件要求的某种方式表达出来，并输入到相应的软件中。
2. 规划完结
在规划输入之后，完结东西把逻辑映射到方针器材结构的资源中，决议逻辑的最佳布局，挑选逻辑与I/O功用块衔接的布线通道。Xilinx规划完结东西以极高自动化程度完结这些使命，规划编译实用程序自动地康复一切的输入文件，履行一切必要的过程来发生CPLD的装备程序。
3. 规划仿真
这一部分的最大功用是便于用户检查自己的规划思维是否得到完结。咱们能够在规划的过程中对整个体系甚至各个模块进行仿真，如果有问题，能够很方便地修正过错，而不用在硬件上动手脚。仿真不用耗资源，不浪费时刻，实乃可编程逻辑器材规划与开发精华之地点。
4、下载编程
下载编程一块是将规划阶段生成的JEDEC文件装入到可编程器材中，是本文的要点。器材编程需求满意必定的条件，如编程电压、编程时序和编程算法等。一般的CPLD器材需求一种编程专用设备（编程器）完结器材编程。
Xilinx商供给根据IEEE1149.1，JTAG协议（JTAG Boundary Scan）的CPLD编程写入器。它由DSUB
—25接口和下载电缆组成，被开发的CPLD必须在开发基板上进行编程，板上就必须留有JTAG运用的接口（TMS，TCK，TDI和TDO信号线等）。这样的优点是咱们能够实机调试。
除Xilinx的实机编程器外，还可规划脱机CPLD编程写入器（电路如图2），它能对CPLD进行编程写入，而不需求开发什物基板，什物基板设计时就不需求留有JTAG接口。这样能节省基板，削减产品体积。图2的规划电路有以下几个首要的部件：
1. 并行接口
在图2中，咱们能够看到一个Parallel并行接口，用它通过数据线和计算机衔接。其实在这儿，咱们
也能够运用其它接口，例如Multilinx/Serial串行接口，以及MulTIlinx/USB接口等。这儿运用的端口也是咱们常常用于衔接本地打印机的接口。该接口是具有25Pin的接口，它的各Pin端口的信号如图3所示。
2. Bus/Buffer电路
JTAG的信号，如TMS，TCK，TDI和TDO均需求设置Bus/Buffer电路。该Buffer电路选用了三态电路，这样的规划使得CPLD写入器对计算机的并行接口无不良影响，仅在需求对CPLD写入器进行数据输入输出时才动作。在不输入输出信号数据时它处于高阻状况，在需输入输出数据时才处于低阻状况，保
证对CPLD写入，读出所需电流。Bus/Buffer电路如图4所示：
3. LED表明电路
在CPLD编程写入器电路规划中还规划有各种LED表明电路。如设置有绿色LED来表明电源输出状况，赤色LED在TDI信号为L低电平时点灯。在赤色LED点灭时表明传送数据中，此刻不能关机或拔衔接电缆。LED表明电路如图5所示。
4. Device切换电路
对不同的CPLD芯片（如PC84，PC44等）进行编程写入，它的挑选由旋转切换开关来完结，因为篇幅的联系就不给出了。
本文作者立异点及其经济效益：规划出CPLD脱机编程写入器，对CPLD进行编程写入，而不需求开发什物基板，什物基板规划时就不需求留有JTAG接口。这样能节省基板，削减产品体积。
责任编辑：gt
