岁末年初，当咱们回忆2014年工业界的开展时，少不了IoT（物联网）和Big Data（大数据）这两个2014年科技界人们议论最多，捧的最高的科技名词。在IEEE发布的2014 TOP 10热搜排行榜上，他们也榜上有名。不过，拨开他们富丽的外衣，咱们看到的是隐于其背面的各种先进的高功能及超低功耗半导体技能令人惊喜的开展。
功耗成为HPC和Networking的要害规划应战
毫无疑问，IoT促进了低功耗的开展，可是，这仅仅问题的一个方面。另一方面，无所不在的移动设备产生了巨大的数据激流，越来越多的长途监控体系以及嵌入式体系也产生了巨大的数据集，一些数据流仅仅在网络上流过罢了。而有些会进行精密的剖析，例如，从监控图画流中找出绑架了儿童的轿车车牌，或许每月才呈现一次的希格斯玻色子等。大数据迫使咱们大幅度进步网络和核算带宽。不过，在为数据中心加快的一起，功耗的问题就摆在眼前。
“大多数人们关于能耗受限的殷切认识到来源于移动设备的电源续航才干的约束，这就给咱们造成了一种幻觉，认为只要移动设备是功耗灵敏的运用，其实，在比如数据中心等的高功能核算（HPC）及网络（Networking）范畴，关于功耗的要求愈加的严苛。”富士通半导体商场部司理陈博宇（Alex Chen）先生在一年一度的我国集成电路规划业年会暨我国内地与香港集成电路工业协作开展高峰论坛（简称ICCAD峰会）上表明。
图1 富士通半导体商场部司理陈博宇先生在ICCAD上讲演
和手机固定功率的电源不同，数据中心的电源是永久敞开的，整个机房的每个芯片无时无刻不在作业，对整个供电体系，包含散热体系的压力巨大。据统计：当服务器小于1万台，全年耗电约0.35亿千瓦时（电是非必须要素）；当服务器小于10万台，全年耗电约3.5亿千瓦时（电是重要要素）；当服务器小于50万台，全年耗电约17.5亿千瓦时（电是首要本钱）；当服务器小于100万台，全年耗电约35亿千瓦时（电是TOP1本钱）。
而和消费类的运用十分不同，在通讯范畴，对每个板卡的功耗都有要求，只要抵达每块板卡的功耗要求，整个体系的功耗才干合格。“在高功能运用范畴，亿门级的规划规划使得芯片的杂乱度添加，如安在功耗上进行优化，而又能抵达功能要求，这是在大规划规划上特别要考虑的。”陈博宇指出。
多种办法应对高功能规划的功耗应战
现在的高速低功耗规划，最多有超越7亿多门级电路和超越2GHz的作业频率的规划。因而，规划人员需谨慎评价如安在最短的规划周期内，针对整个芯片的低功耗战略做界说及最佳化，并考虑怎么让封装规划满意超高的功耗。
大规划地图规划能够协助规划人员应对高速低功耗规划应战，如下图所示2，富士通半导体的协同规划技能优化了芯片、IP、及从封装到板级规划等一切方面。为使其抵达功能最优化，贯穿规划，规划，建模和剖析一切进程，富士通半导体运用了能够预估的电源网络构架，并运用了层次化的电源网络剖析，这种剖析能够优化电源网络规划，而且最小化全芯片的功耗。低噪声的芯片架构规划能够接受超越300瓦的功耗。
图2 大规划地图规划能够协助规划人员应对高速低功耗规划应战
此外，特别值得一提的是富士通半导体一起的ASV（Adapter Support Voltage）技能。如下图3所示，该技能用以监操控程（process）的快慢。
图3 全功耗规划处理方案应对高速低功耗规划应战
陈博宇进一步解说：“由于晶圆厂的制程存在快（fast）、慢（slow）、规范（typ）的状况，在芯片中放置‘Process Monitor’，使得咱们能够读出制程的参数，这样就能知道电源的巨细，例如，假如咱们读出是偏快的制程，就能够协助下降电压，由于功率是和电压的平方成正比，所以下降电压就能下降功耗，ASV技能就像一个绷簧相同，把芯片拉向typ。”
再次，高功能封装处理方案在应对功耗应战上必不可少。富士通半导体在高功能封装商场也处于领先地位，在开发这些高可靠性封装的进程中，富士通半导体进行了谨慎的模仿，优化了技能原型。如下图4所示。
图4 高功能封装处理方案应对高速低功耗规划应战
“咱们的球形封装技能支撑到超越4000个pin脚，而且每一边的封装尺度能够抵达60mm，咱们的多层基板封装规划能够支撑到32层，关于BGA封装，咱们一起的金属TIM完成了超低Theta JC，Theta JC小于0.05度，并通过了最新的热阻丈量技能验证。咱们正在为中央处理器和服务器，研制新一代2.5和3D封装技能。”陈博宇表明。
极具竞赛的高速规划处理方案
跟着芯片的处理速度不断提高，作业频率乃至超越2GHz，在高速规划中往往需求整合数亿颗一起运转的晶体管和超高速模仿互联IP，导致物理规划收敛变得更为困难，而芯片上许多的数字电路对超高速模仿IP的搅扰现象也日益显着。
一方面，为完成高速规划富士通半导体运用了杂乱的时钟散布技能，完成了低时钟误差，并运用金属层阻隔完成了无噪声规划，其先进的层次及缓冲器优化技能能够操控金属层的优化。
另一方面，自1999年富士通半导体研制出了超越1Gbps全球最快的SerDes以来，尔后许多年，富士通半导体一向都是高速接口规划的领军者，满意了核算机网络规划，伺服器和消费电子的需求。现在富士通半导体的SerDes支撑速率抵达了32Gbps，并支撑客户专用定制。针对最新32Gbps SerDes的评价板也以投入运用，未来还将支撑56Gbps SerDes或更高参数。
如下图5所示，富士通半导体广泛的高速IP产品组合包含十分高速的SerDes，及PCIe和SATA等，这关于用户具有十分一起的价值，也是一般的IC规划服务公司所不具备的才干。“富士通半导体能够提供给客户整套的方案，咱们广泛的高速IP接口是通过验证的，用户选用咱们的方案不会有IP验证方面的后顾之虑。”陈博宇表明。
图5 高速接口IP堆集
50年磨一剑，在Custom SoC（ASICs）堆集丰厚Know-how
现在，富士通半导体具有大规划地图经历，高速接口，高功能封装经历和协同规划才干，从规划到交给，一向支撑客户的高功能LSI项目。
“从1956年出口了第一批硅晶体管开端，50年来，咱们一向致力于对现有产品的不断提高并继续开发新产品。在CustomSoC（ASICs）范畴堆集了丰厚Know-how。而且在HPC和Networking规划中，有许多成功的事例。2009年，咱们的Tapeout总数抵达10000个，每年的Tapeout数量都添加300多个。”陈博宇指出。
图6 2012年，富士通研制出了其时世界上最快的超级核算机
2012年，富士通半导体参加研制出了其时世界上最快的超级核算机“京”，“京”的核算速度为每秒1.051万万亿（1万万亿为1京）次。
据悉，富士通半导体与国内闻名的网络芯片提供商在最近的一次高频通讯ASIC芯片的合作开发中，两边一起战胜效能、功耗和交期的应战，且原型芯片的Tapeout比原定方案提早两周，并一次成功。陈博宇进一步表明：“咱们现在做的比较多的是在2亿到3亿门规划左右的规划，以28nm为主，估计接下来两年会有若干个16nm/14nm的2亿、3亿门级的规划。”
在现在充溢竞赛的商场中，面市时刻常常决议了一种新产品的成功。凭仗咱们多年的规划实践经历，富士通半导体先进的规划办法有助于确保咱们的ASIC产品按方案推出并投入初次运用。凭仗巨大的IP产品组合和全球规划团队的支撑，富士通半导体将是您最佳的合作伙伴，能够协助客户快速的将其立异理念转化为收益。
