导言
用于射频系 统（如无线接收机）的本振电路需求有满意大的调理规模以及良的功能。CMOS VCO因为可用于完成全集成的无线接收机，一向备受重视。但是因为遭到MOS管和电感寄生电容的影响，CMOS LCVCO的调理规模相关于选用HBT、SiGe和MESFET等工艺的振动器来说要小得多。一起VCO的振动频率受工艺、电源电压以及温度（PVT）的 影响很大，这需求VCO有满意的调理规模以补偿PVT改变所带来的影响。
A．Kral等人第一次提出了选用开关电容来添加调理规模，本文选用相似的办法规划了一款作业在3．7 GHz的VCO，使其作业频率规模到达了600 MHz。片上电感的功能对VCO的功能有着至关重要的影响，针对运用的工艺中电感存在的问题进行了优化规划，进步了电感的Q值。一起也对射频开关进行了分 析和优化，使其对VCO功能的影响削减到最小。
1 LC VCO的电路规划
1．1 VC0结构的挑选
常用的VCO结构首要有三种：单nMOS结构、单pMOS结构、nMOS和pMOS电流复用结构。在0．18μm的工艺条件下遭到阈值和输出起伏的约束， 电流复用结构已很少被选用。在相同功耗的情况下，单pMOS结构的VCO相噪功能要比单nMOS的VCO好，因为pMOS管具有限压效果，依照对大的输出 起伏的要求，选用了单nMOS结构的VCO，详细电路如图l所示。
为了满意作业频带的带宽需求一起补偿工艺、温度以及电源电压改变的影响，VCO须有很大的带宽。跟着CMOS工艺的开展，VCO的作业频率不断进步一起电 源电压随之下降，导致VCO的增益变得很大，从而严峻下降整个锁相环的相噪功能以及杂散功能。为了处理这个问题本文选用了离散调理和接连调理相结合的方 式：使用变容管完成VCO的接连调理，一起添加了数字操控的电容阵列完成对VCO的离散调理，这样经过相邻掩盖的子带来完成很大的调理规模。这样VCO的 调理曲线就由单一接连的调理曲线如图2（a）变成多个子带的调理曲线如图2（b）。
1．2 片上电感的规划
规划高功能LCVCO的首要问题在于规划高质量因子的谐振腔，这能够在相噪的表达式中看出来，即
式中：L（△w）是载波频率w0频偏△w处的相位噪声；k为玻尔兹曼常数；T为绝对温度；F为经历因子；A为振动起伏；Qtank为谐振腔的质量因子。而谐振腔的质量因子能够表明为
式中：QC为电容的质量因子；QL为电感的质量因子。
电容的QC值远大于电感的QL值，所以谐振腔的Qtank值略小于电感的QL值，谐振腔的Qtank值首要取决于电感的QL值，进步电感的QL值能够显着改进VCO的相噪功能。
本规划所选用的和舰工艺的顶层金属为0．8μm的薄层金属，这对电感的QL值有着十分大的影响。在规划中，将五层金属与六层金属并联以组成两层螺旋电感， 可添加电感线圈的厚度，下降电感的串联直流电阻，从而进步电感的QL值，选用HFSS对电感进行建模得到的三维图如图3所示。
参数提取得到的π模型等效电路如图4所示。仿真得到该电感在3．7 GHz时的Q值为6．5。
CMOS工艺遍及选用高掺杂的衬底以下降闩锁效应，关于射频无源器材来说是十分晦气的，电磁场耦合到衬底发生的衬底涡流损耗和电容耦合损耗会严峻下降无源 器材的Q值。在电感的规划中，一般选用地屏蔽层阻挠磁场耦合到衬底以进步Q值。本文所选用的结构如图5所示，同文献中的结构比较，涡流半径变小，涡流之间 的互感也变小，从而削减了涡流磁场的强度，对电感的影响这样能够大大下降。
1．3 射频开关的规划
在CMOS工艺中，一般选用NMOS来作为射频开关。由射频开关与MIM电容组成的开关电容是谐振腔的一部分，其功能会影响到整个VCO的功能，一方面开关电容的Q值会影响到谐振腔的Q值，另一方面开关电容的最大电容与最小电容的比值会影响到VCO的调理规模。
射频开关在敞开和封闭时的等效电路如图6所示。
Cd是漏端寄生边际电容，其值等于WswCdd，其间Wsw是开关管的宽度，Cdd漏端边际电容，单位为fF／μm。
当开关处于OFF状况时，开关电容
振动频率正比于因而调理规模取决于最大电容和最小电容的比值，由式（3）、（4）能够得到最大电容和最小电容的比值为
从公式（5）、（6）能够看到开关电容最大的Q值与最大的调理比率之间存在抵触。C0由作业频率w0决议，因而Wsw在优化中是最重要的规划参数。
开关电容的Q值能够经过差分电容开关的方法来改进，如图7所示。当开关处于ON状况的时分只要沟道电阻RON的一半与电容串联，比较于单端的结构，Q值能够进步一倍。M2和M3为作业在亚阈值区的有源电阻，能够为MOS开关的源端和漏端供给直流偏置。
当Vsw设为0的时分，VD／S=0，VG=VDD，因而MOS开关管的VGs—VT到达最大，从差分端口看进来，等效电容到达最大，因而电路振动在较低的频率上；当Vsw设为VDD时，VD／S=VDD，VG=0 V，电路作业在较高的频率上。
1．4 输出缓冲器及匹配电路的规划
为了将VCO的输出信号送到片外，考虑到外部电容很大，选用了电感负载的缓冲器，经过挑选适宜的电感和电容使其谐振在3．7 GHz，如图8所示。
在匹配电路的规划上，选用了π型匹配电路，首要使用spectreRF仿真得到输出缓冲器的S22参数，然后构建匹配电路使其阻抗到达50 Ω。详细的匹配电路（1．3 nH为邦线电感，94．9 pF的电容为隔直电容）及其Smith圆图如图9所示。
2 测验成果
本LCVCO是用于3．7 GHz锁相环的，整个锁相环是在和舰0．18μm混合信号工艺下制作的，整个VCO的面积为0．4 mm×1 mm，芯片相片如图10所示。测验得到的VCO的作业频率为3．4～4 GHz，有16％的调理规模，调理电容阵列开关得到的频率随操控电压的改变曲线如图11所示。在1．8 V电源电压下的功耗为10 mW；在1 MHz频偏处的相位噪声为一100 dBc／Hz。测验得到的VCO输出频谱如图12所示，输出功率相对较低，首要是因为对邦线的寄生电感和寄生电容估量呈现误差导致匹配电路没有完成彻底匹 配，但这对VCO功能的测验没有本质的影响。
3 定论
根据和舰0．18μmCMOS混合信号工艺规划了一款作业在3．7 GHz的LCVCO。本文侧重论说了电感与射频开关的规划，经过选用电容开关阵列的方法添加了VCO的作业规模以补偿PVT的改变所带来的影响。测验成果表明，该VCO可用于锁相环和频率组成器。
责任编辑：gt
