软件无线电技能的基本思想是将宽带的A／D转换器尽可能接近射频天线，即尽可能早地将接纳到的模拟信号转化为数字信号，在最大程度上经过DSP软件来完成通讯体系的各种功用。在软件无线电接纳平台中，采样率高有利于进步采样量化的信噪比和简化规划，但采样率高会导致后续信号处理速度跟不上，所以很有必要对A／D后的数据流进行降速处理，本文提出了多级CIC抽取滤波器结构不只能够完成更宽输入信号的恣意速率的抽取，而且对带外信号的衰减也更大。
1 CIC滤波器结构剖析
CIC滤波器最早是由Hogenauer提出的，后来呈现了不少改善的结构方式。最基本的CIC抽取滤波器是指该滤波器的冲激响应具有如下方式：
 |
 |
CIC抽取滤波器在w=0处的起伏值为R，其幅频特性如图2所示。称频率区间0～2π／R为CIC滤波器的主瓣，而其他区间为旁瓣。由图2能够看见跟着频率的增大，旁瓣电平不断减小，其间榜首旁瓣电平为：
 |
可见单级CIC滤波器的旁瓣电平比较大，只比主瓣低13.46 dB，阐明阻带衰减很差，一般很难满意有用要求。为了下降旁瓣电平，能够选用多级CIC滤波器级联的办法来处理。
 |
当Q=5时，QQS=67.3 dB，由此可见5级级联的CIC滤波器具有67 dB左右的阻带衰减，基本能满意实践要求。实践使用的CIC抽取滤波器常选用多级结构来完成。由此可见实践使用中选用多级CIC抽取滤波器能适用更宽的有用输入信号。适用于软件无线电体系中的CIC抽取／内插滤波器如图3所示，一般R的取值为1或2。
2 五级CIC滤波器的FPGA完成
在此规划的CIC抽取滤波器的参数为：抽取因子D=25，带宽份额因子b=1／8，R=1的5级CIC滤波器。设输入数据位宽为8 b，输出数据位宽为10 b。
 |
完成的VHDL代码如下所示：
 |
 |
3 仿真剖析
使用Altera公司的Quartus Ⅱ软件，针对Cyclone系列的EP1C12Q24017，对CIC滤波器的完成办法进行仿真剖析，所得时序图如图4所示。仿真结果表明5级CIC滤波器的完成办法正确。
 |
4 定论
本文给出了适用于软件无线电采样率改换体系中CIC滤波器的结构，完成了5级CIC滤波器的详细规划，时序仿真剖析证明了该滤波器的正确性和可行性。该多级CIC滤波器的FPGA完成办法可在其他多速率处理体系中推广使用。
