FPGA共有四种装备形式：从串形式（Slave Serial），主串形式（Master Serial），从并形式（Slave Parallel/SelectMap）以及鸿沟扫描形式（Boundary-Scan）。详细的装备形式由形式挑选引脚M2﹑M1﹑M0决议。不同的装备形式所对应的M2﹑M1﹑M0，装备时钟的方向以及相应的数据位宽。
主串形式——最常用的FPGA装备形式。
在主串形式下，由 FPGA 的 CCLK 管脚给 PROM 供给作业时钟，相应的 PROM 在 CCLK 的上升沿将数据。从 D0 管脚送到 FPGA 的 DIN 管脚。不管 PROM 芯片类型 （ 即使其支撑并行装备 ），都只运用其串行装备功用。
主串装备电路最要害的 3 点便是 JTAG 链的完好性、电源电压的设置以及 CCLK 信号的考虑。
多片FPGA通讯：
SPI串行Flash装备形式：
串行 Flash 的特点是占用管脚比较少，作为体系的数据存贮十分适宜，一般都是选用串行外设接口 （SPI 总线接口 ）。
FPGA 经过 SCLK 操控两边通讯的时序，在 SS_n 为低时，FPGA 经过 MOSI 信号线将数据传送到 FLASH，在同一个时钟周期中，FLASH 经过 SOMI 将数据传输到FPGA 芯片。不管主、从设备，数据都是在时钟电平跳转时输出，并在下一个相反的电平跳转沿，送入别的一个芯片。
从串装备形式：
在串行形式下，需求微处理器或微操控器等外部主机经过同步串行接口将装备数据串行写入 FPGA 芯片，其形式挑选信号 M［2:0］=3’b111。
DIN 输入管脚的串行装备数据需求在外部时钟CCLK 信号前有满足的树立时刻。其间单片FPGA 芯片构成了完好的JTAG 链，仅用来测验芯片状况，以及支撑 JTAG 在线调试形式，与从串装备形式没有关系。外部主机经过下拉 PROG_B发动装备并检测 INIT_B 电平，当 INIT_B 为高时，标明 FPGA 做好预备，开端接纳数据。此刻，主机开端供给数据和时钟信号直到 FPGA 装备结束且 DONE 管脚为高，或许 INIT_B 变低标明产生装备过错才中止。整个进程需求比装备文件巨细更多的时钟周期，这是因为部分时钟用于时序树立，特别当 FPGA 被装备为等候 DCM锁存其时钟输入。
以下是重串形式的多片FPGA通讯：
—————————————-
以连接器材料集锦——观察连接器现状与趋势！
JTAG装备形式：
将形式装备管脚设置为 JTAG 形式，即 M［2:0］=3’b101时，FPGA 芯片上电后或许 PROG_B 管脚有低脉冲呈现后，只能经过 JTAG 形式装备。JTAG 形式不需求额定的掉电非易失存储器，因而经过其装备的比特文件在 FPGA 断电后即丢掉，每次上电后都需求重新装备。因为JTAG 形式已更改，装备效率高，是项目研制阶段必不可少的装备形式。
System ACE装备计划：
跟着 FPGA 成为体系级处理计划的中心，大型、杂乱设备常需求多片大规模的 FPGA。假如运用 PROM 进行装备，需求很大的 PCB 面积和昂扬的本钱，因而许多情况下都运用微处理由从形式装备 FPGA 芯片，但该装备计划简单呈现总线竞赛且延长了体系发动时刻。为了处理大规模 FPGA 的装备问题，赛灵思公司推出了体系级的 System ACE（Advanced ConfiguraTIon Environment） 处理计划。
System ACE 可在一个体系内，甚至在多个板上，对赛灵思的一切 FPGA 进行装备，运用 Flash 存储卡或微硬盘保存装备数据，经过 System ACE 操控器把数据装备到 FPGA 中。现在，System ACE 有 System ACE CF（Compact Flash）、System ACE SC（Soft Controller） 以 及 System ACE MPM（MuTI-Package Module） 三 种。
