在高动态环境中，因为载波多普勒频移和收发端时钟漂移等要素的存在，直扩接纳机有必要经过载波同步才干在接纳端消除频差并重构载波相位，以完结相干解调。在传统的载波同步技能中，锁频环具有较大的捕获带宽但频率盯梢精度相对较低;锁相环尽管具有较高的盯梢精度却遭到捕获带宽的约束。在同步时刻要求不高的通讯体系中，能够选用锁频环与锁相环级联的载波同步办法，使接纳机既能接受环路带宽与动态功能之间的折中，又一起满意盯梢精度和必定动态功能。但本文所触及的短时猝发式扩频通讯体系要求更大的捕获带宽(±30kHz)，且导频符号仅为200个左右，同步时刻要求极短。因而，双环切换载波同步办法在上述导频序列有限的直扩体系中很难快速完结大频偏捕获。为了统筹动态功能、捕获时刻和盯梢精度的要求，并结合猝发信号体系的特殊性，提出了一种在极低信噪比条件下，适用于长扩频码、大频偏状况的快速载波同步计划。
1 载波同步计划剖析
载波同步包含载波捕获和载波盯梢。载波捕获选用扫频和FFT频率估量相结合的开环结构。扫频使频差减小到伪码捕获要求的频率规模内，以完结频率粗捕;FFT频率估量使频差进一步缩小，并进入Costas锁相环的快捕带内，以完结频率精捕;最终发动Costas环捕获并盯梢载波相位。载波同步流程图如图1所示。
图1 载波同步流程图
1.1 频率粗捕
频率粗捕原理图如图2所示，匹配滤波器输出伪码相关峰值为：
式中，Ts为符号距离，R(c(n))为伪码相关函数，△f为多普勒频偏，d(n)为有用数据。
图2 频率粗捕原理图
由式(1)可知，相关峰检丈量对载波频偏和伪码自相关值具有敏感性。在高动态环境中，频率粗捕一起伴随着伪码捕获，完结频率粗捕需要在一个时域和频域构成的二维平面一起进行查找。对多普勒频移的查找能够将频率捕获规模分红多个区间串行或并行查找完结;对码相位的查找能够使用伪码的相关性经过相关运算完结码元查找。
本计划中频率粗捕选用扫频和数字匹配滤波器相结合的完结结构。前者考虑到猝发体系导频符号有限，且同步时刻要求极短，故选用如表1所示的快速扫频办法。在±30kHz的频率捕获规模内，扫频分两轮进行，别离以发射频率Ω和首轮确认频点Ω为基准，以1.5Rs和0.5Rs为频率距离，对表中参阅频点进行串行查找，取相关峰值最大时的频点作为捕获频点，然后将频差缩小到[-Rs/4，+Rs/4]以内，且以更少的导频符价值完结频率粗捕。后者以停止的本地伪码作为匹配滤波器系数，接纳信号顺次滑过本地伪码，每个时刻都发生一个相关值，当两个序列相位对齐时，相关值到达最大。若某时刻相关峰值大于捕获门限，则标明此刻频率粗捕和伪码捕获成功，并记载码相位，开端解扩数据。匹配滤波器结构如图3所示。
表1 扫一再点设置
图3 数字匹配滤波器完结结构
1.2 频率精捕
因为频率粗捕和伪码捕获完结后，解扩信号中仍存在最大值为Rs/2的剩下频差，而Costas环的快捕获带宽在1kHz以内。考虑到FFT运算可在一个符号时刻内完结，所以能够使用FFT对载波频偏进行快速估量并将其缩小至Costas环的快捕带内。
本文选用N点固定几许结构的FFT运算办法，每级运算寻址结构相同，易于编程完结并行结构，然后加速FFT运算速度。FFT频率估量输入复信号如下：
其FFT改换为：
式中，N为FFT的采样点数。当Z(k*)为模值最大时，频偏的估量表达式为：
其间，Rs是符号速率。因为复信号的FFT改换是单边谱，当Af为正值时，kmax呈现在(N/2～N-1);当△f为负值时，kmax呈现在(0～N/2-1)。当△f被估量后，体系经过一次频率牵引，调整NCO频率操控字改动载波频率，使频差进一步缩小到[-Rs/2N，+Rs/2N]内。
1.3 载波盯梢
本计划选用Costas环完结载波的准确盯梢，原理结构图如图4所示。Costas环广泛使用于按捺载波调制信号的解调中，在捕获规模内有杰出的盯梢功能，能够供给较低的误码率。
图4 Costas环原理结构图
Costas环鉴相函数为：
因为差错函数与频差和相差有关，当频差较小时，由频差引起的鉴相函数起伏衰减不大，此刻Costas环能够正常作业。环路滤波器选用二阶结构如图5所示。传递函数为：
图5 环路滤波器结构图
环路滤波器的系数能够用来调整捕获带宽巨细，可由以下公式来确认：
式中Ko为NCO增益，kd为鉴相器增益，ωn为环路天然角频率，ξ为阻尼系数。
2 载波同步计划完结
本项目选用DQPSK调制办法，体系时钟源为SF×m×Rs，SF为扩频因子，m为过采样率，Rs为符号率，码片速率为LxR1，L为Gold码长度，捕获规模为±30kHz，数据选用3帧间发办法，单帧长度为310个符号，由导频符和有用数据组成。
首要根据Matlab进行计划仿真，设定载波频率为20.46MHz，多普勒频偏为32.183kHz，输入信噪比为-19dB。实验中I路单帧数据长度为310个符号，经扫频耗费32个导频符号，I路剩下278个符号的解扩输出和对应原始发送数据如图6所示。由图6可见，解扩数据前32个导频符用于FFT频率估量，因为频差很大，解扩数据犯错;在第32个导频符今后，即频差减小到1kHz以内，发动Costas环盯梢载波相位。比照图6(a)、(b)发现，有用数据在第146个符号后呈现，数据正常解扩。有用解扩输出数据的星座图如图7所示，星座点在四象限中散布较为会集，标明信号能够正常判定康复，选用本文提出的同步计划进行载波康复作用显着。
图6 发送与解扩数据比较
图7 解扩数据星座图
在使用Matlab完结计划的可行性验证之后，本文根据FPGA渠道进行计划的编程下载，并经过EDA软件SignalTap东西实时捕获和显现信号，完结计划的硬件完结。实验中，接纳信号频率为20.462825MHz，本地NCO输出频率为20.435MHz，载波频差为27.825kHz，符号速率Rs为10kHz。
频率粗捕的首轮扫频如图8所示。当伪码相关值较之前增大时，其值由quasipeak存放。当没有信号进入时，quasipeak输出值较小，未能到达次轮扫频的阈值要求。因而频率操控字freq_mod_i修正本地NCO的频率，以15kHz的频率步进，不断来回扫描首轮5个频点。由图9可见，当有信号进入接纳机时，quasipeak增大且到达次轮扫频阈值，则进入次轮细扫。次轮扫频完结后，freq_scan_complete置位，freq_mod_i坚持5125不变，此刻确认捕获频点20.46MHz，相关峰值quasipeak较之前显着增大。当实时相关值到达伪码捕获阈值，即自相关最大值的0.75时，标明伪码捕获完结，一起捕获标志cap_peak_ok置位，并记载此刻伪码相位，开端解扩数据。
图8 首轮扫频
图9 次轮扫频与伪码捕获
FFT频率估量如图10所示。频率精捕选用32点FFT估量剩下频偏，其最大值输出方位为24，由式(4)可知待校对频偏为2.5kHz(频率字为512)。经频率补偿后，phijnc_i为4194816，实践频率为20.4625MHz。因为伪码相关值较之前增大时，其值被quasipeak锁存。由图可见相关峰值较之前显着增大，标明经过FFT估量频率，使频差进一步减小到1kHz以内，频率精捕完结。
图10 FFT估量频率
Costas环相位盯梢的实践数据捕获图如11所示。在伪码捕获标志cap_peak_ok置位后，数据进行相关解扩，一起发动Costas环盯梢相位。)，为环路滤波器输出，vco为NCO相位操控字输入。由图11可见，载波频偏经过频率粗捕和精捕之后，进入Costas环的快捕带内，经过一个周期Costas环就盯梢上信号相位。dataLout为I路三帧间发数据的解扩输出，每帧导频符和有用数据在图中清晰可见，标明Costas环对信号相位进行了有用的盯梢。
图11 Costas环相位盯梢
单帧数据解调停扩输出如图12所示。接纳数据经过载波同步后，需再进行差分译码和维特比译码才干得到有用帧数据。图12中，frame_data_out为单帧解扩数据，包含帧同步头、有用数据和CRC校验码，其与发送数据共同，标明有用数据经载波捕获和载波盯梢后，传输正确无误，体系作业正常。
图12 单帧数据解扩输出
本文结合猝发式直扩体系项目要求，使用步进扫频、FFT频率估量和数字Costas环完结了大频偏下载波频偏的准确同步，且捕获时刻较短。经过Matlab计划仿真，Verilog编程下载和使用EDA软件SignalTap东西实时捕获和校验数据，验证了本文提出的载波同步算法计划的可行性，并具有较高的实践使用价值。
