导言
目前国内对1553B总线接口板的规划一般依据DDC公司BU-61580协议芯片完结，但只能完结协议处理部分，运用时还需外围的存贮器和微处理器等辅佐芯片。故选用现场可编程门阵列(FPGA)完结整个接口板中心的规划。
1 体系整体架构
1553B总线信号进入接口板后，首要经过阻隔变压器进行电平转化，使之匹配后边收发器的作业电压。收发器再把电平转化后1553B差分信号转化为可辨认的TTL电平。但此刻的信号仍然是曼彻斯特Ⅱ型码，故需经解码和串并转化，一起完结数据字的同步、数据、曼彻斯特码过错的检出、奇偶检测和位/ 字计数等，处理后的数据串并转化后存入内存再对其进行相关的协议处理。发送数据时，将终端接纳的数据暂存于内存中，等候发送指令。一旦收到发送指令，即发送数据并经过并串转化后进行曼彻斯特编码且调制解调后发送到1553B的双余度总线上。
2 体系硬件构成及其完结
信号调制解调用阻隔变压器和收发器，别离选用的是HOLT公司PM-DB2725EX和HI-1570芯片。而从曼彻斯特编解码后的部分都可在一片FPGA芯片内完结，选定Altera公司CyclONe系列的EP1C12作为主芯片。其间FPGA与总线间接口部分的电路如图2。
FPGA与总线间接口部分的电路
3 FPGA内部的模块构成及完结
FPGA片内的完结，经过Verilog程序和调用QuartusII软件内部宏模块完结，可分为双冗余曼彻斯特II编解码及串并转化、总线传输逻辑、终端协议和音讯处理、内存及控制器和子体系等模块。
3.1 双冗余曼彻斯特II编解码及串并转化模块
该模块完结曼彻斯特码的编解码，串并转化后同总线传输逻辑模块进行通讯。原始数据采样选用16M时钟频率。
3.2 总线传输逻辑模块
该模块对上一模块的16位并行数据按1553B协议界说进行分化、存储，并给协议模块呼应信号及对其指令履行，宣布相应状态字和数据字。
3.3 内存及控制器模块
用作体系寄存器和与下级子体系进行数据交换的数据存贮区，以呼应其它各模块或许存在的寄存器和数据拜访，该模块由以下3个子模块组成：
DPSRAM模块：为Quartus软件宏模块altsyncram的实例化调用，在物理上为FPGA芯片片内SRAM的调用。实例化调用后为双端口可一起读写的同步SRAM内存，以满意总线传输逻辑，协议处理模块，初始化自检模块之一和子体系模块或许一起存在的拜访恳求。
RAM_Control模块：为上一模块DPSRAM的内存控制器，依据上游(user_interface模块)信号发生契合DPSRAM时序的读写使能，地址，数据和读写承认信号。
user_interface模块：处理多端口输入不能直接线与和定向输出从DPSRAM读取的数据的问题。
3.4 终端协议和音讯处理模块
该模块解析接纳到的指令并告诉总线传输模块做出相应的呼应。可分为以下4个子模块：①read模块完结指令字的读取;②protocol模块完结指令字剖析和协议的处理;③write模块依据protocol模块解析指令后发过来的指令完结对应状态字的修正;④choose模块将对read和 write两个模块发给ram的指令和地址进行选通。
3.5 子体系模块
子体系含收发、终端地址发生和校验等模块。①收发模块：完结存贮器16位的并行数据和2400bit串行数据的转化;②终端地址发生和校验模块：终端地址由子体系的拨码开关设定，即读取拨码开关的电平值并发生相应的地址奇校验位后存贮到内存的终端地址寄存器中，并初始化状态字。编写以上各模块代码时，状态机跳转的条件原来是检测电平值，但在仿真过程中发现有时检测不到或屡次检测到然后导致状态机误操作，改用如下跳变沿检测后问题得到处理，对应代码为：
对应代码
其原理为：将需检测的信号不断地经过2个D触发器接连锁存2次，当检测到2次锁存的值契合跳变沿条件时才履行动作如图3。选用该检测方法后程序仿真不呈现相似不稳定问题，但一起也形成1个时钟周期的额定延时。
3.6 仿真及FPGA完结
以上各功用模块选用Verilog编写，内存则调用QuartusII宏模块。整个程序的功用仿真，归纳布线和最终的时序仿真均用ALTERA公司的QuartusII完结。各模块归纳后在QuartusII中编译后生成symbol。
为某类型调谐滤波器与1553总线通讯的音讯仿真波形。其间：RT地址设定为00101，即图4中拨码开关pat4～pat0的电平值，子地址为00001。复位后第1条音讯为RT不发送数据恳求时发送矢量字形式指令及其呼应，状态字所带的数据字为&H0000，该指令循环发送至 RT直到有恳求第3条音讯的状况;第2条音讯为RT接纳1个数据字指令及其呼应;第3条是当RT有发送数据恳求时的发送矢量字及其呼应，状态字所带的数据字为&H0001;第4条是RT发送两个数据字指令及其呼应;第5条是带数据字的同步形式指令及其呼应。
由仿真波形可见，该体系根本满意该滤波器的运用，为进一步验证其实践运用和其他协议，将其下载至FPGA中进行测验。FPGA内部是依据 SRAM结构的，因而需求1片装备芯片固化其内部结构，故选用JTAG形式和自动串行形式(AS)2种装备形式。调试时运用JTAG形式直接将逻辑写入 FPGA内部，调试好后再用AS形式将程序写入装备芯片EPCS4中，经测验经过。
4 结语
依据FPGA技能的总线接口板规划，已经过某军用飞机的测验，完结1553总线和子体系的通讯。将FPGA技能运用于1553B总线接口，规划本钱下降，规划周期缩短，体系的集成度进步，扩展才能增强，具有重要的现实意义和运用远景。
