0、引 言
数控电火花(electrical discharge machining，EDM)机床是一种完结工件精细加工的特种加工东西。前期的电火花成型加工机床的脉冲电源电路是用分立元件组成，或者是用单片机来完结。分立元件电路规划杂乱，电路调试困难，根据单片机或者是32位的嵌入式CPU的脉冲电源功用有了很大的进步，也具有了很高的智能性，但关于不同的处理器，其移植性不太好，而且假如硬件电路一旦完结就不能进行更改与晋级。而选用现场可编程门阵列FPGA在很好的承继单片机或者是嵌入式CPU规划的电源的长处的一起，还具有一些新的特色。本文提出的计划选用的是Altera公司的cylone II芯片，将Altera供给的NIOS II处理器装备到芯片上，并在NIOS II中参加用户自己用HDL言语编写的能够发生PWM的用户IP模块后就能够发生参数化的脉冲波，即提出了一种新式的智能脉冲电源。
1、脉冲电源的原理规划
数控机床的脉冲电源电路首要由脉冲发生器，阻隔扩大电路，直流电源电路，功率扩大电路，开关电路5部分。放电脉冲的发生进程如下，首先是脉冲发生器发生高频参数化的脉冲信号，经过光耦的阻隔后，由功率推进电路进行功率扩大，然后操控高频开关管的通断。高频开关管的另一端接的是直流电源，该直流电经过开关管的通断而发生高频的放电加工脉冲电源。其间心部分便是脉冲发生器的规划。
2、嵌入式脉冲发生器的规划
只要规划出了高频率的、参数化的脉冲发生器，脉冲加工电源的精度、参数化才能够完结。该电源体系中选用的是性价比较好的Altera公司的Cyclone II序列的FPGA芯片EP2C8Q208C7。其逻辑资源满足完结体系的功用。
2.1 嵌入式体系硬件规划
体系中运用的是一种软核式的Nios II处理器，并挑选其类型为Nios／f型。Nios II处理器是Altera的第二代FPGA嵌入式处理器，其功用超越200DMIPS。嵌入式CPU定制的进程是在Quartus II中完结的。Quartus II是Altera供给的FPGA／CPLD开发集成环境，它能够完结体系的规划与仿真。整个规划进程是：图形或HDL编译、剖析与归纳(analysissynthesis)、适配器材(filter)、仿真、编程文件汇编(assembler)、下载装备到FPGA。 该体系中除了选用NIOS II和一些常用的外设IP，还有一个用户IP。用户IP用于发生PWM的模块pulse_generator是用VHDL编写状况机来完结的。其间一个模块用状况机完结3种状况：别离闲暇、脉宽和脉间。并由时钟输入、状况操控信号以及计数器状况来确认3种状况之间的转化，一般状况是在体系启动后，由闲暇状况进入脉宽状况后便会在脉宽、脉间2种状况之间切换，完结接连的PWM。Pulse_generatot的另一个模块便是Pulse_generator与Avalon总线的接口，经过该接口，能够读写Pulse_generator模块中个寄存器的状况，操控PWM脉宽与脉间的巨细。在HDL编写好用户模块后，用Quartus进行编译归纳正确后，能够进行下一步的寄存器头文件_regs.h以及C函数的编写，在该文件的中界说的是用户模块的拜访办法，供给了硬件与软件的接口。最终将HDL文件、寄存器文件、驱动程序在SOPC Builder中将其集成成为一个完好的、具有Avalon总线接口的用户IP。将用户IP与Altera的IP结合起来就能够生成硬件的脉冲发生器，它的结构如图1中所示。
构成进程是在SOPC Builder中增加NIOS II、pulse_generator、uart_jatg等模块，然后在SOPCBuilder中generate生成自定制的NIOS II内核，并在工程文件.bdf文件中参加前面生成的NIOSII内核、体系时钟引脚、延时复位、PLL等模块，并将PWM的输出引脚指定到FPGA的I／O口，编译归纳后就会生成硬件体系描绘的.ptf文件。以上硬件电路悉数在FPGA芯片中完结，对用户是不行见的，所以其保密性好，用户外部可见的仅仅是电路的I／O。由于硬件电路是用HDL完结的，因而能够进行体系晋级。
2.2 软件编程完结
软件编程选用Altera供给的软件编译环境NIOS II IDE。Nios II IDE根据敞开和可扩展的Eclipse渠道，不只能够将通用用户界面和业界最好的开发环境完美结合，还能够与第三方东西无缝地集成在一起。Nios II IDE供给了完好的C／C++软件开发套件，包含编辑器、项目管理器和构建东西、调试器和兼容CFI(common flash interface)的Flash编程器。Altera供给含有支撑Micrium的MicroC／OS-II实时操作体系(RTOS)。该体系不必用户修正任何代码即可进行体系移植。使Nios II开发者能很容易地在Nios II IDE中完结多任务软件开发。
软件的开发进程是在IDE中创立一个工程文件，工程所指定的硬件体系便是在Quartus中生成的.ptf文件。新的工程将包含2个库，一个是用户的API库，另一个是体系库，体系的库中包含了用户进行软件编程时需求的各种头文件、驱动程序等。在用户库中能够运用C／++或者是汇编言语编写脉冲参数的完结功用，在写好后就能够对软件工程进行编译、调试得到期望的成果后就能够软件的工程文件.elf下载到开发器材上。假如需求调整脉冲、脉间的参数，则能够在NIOS IDE中对脉宽与脉间的份额以及周期长度进行修正。一起经过对I／O口输出的凹凸电平，能够操控每一路大功率管的关断与否，然后做到了电流巨细的操控，具有十分高的灵活性。这样能够得到新的合适进行粗、中精、精加工的脉冲序列。用户程序中对脉冲操控及参数操控的代码如下： 
2.3 体系仿真
咱们能够用Quartus对规划的体系的功用进行仿真，以验证功用是否满足要求。软件文件下载到开发板后对电路进行仿真的成果，如图2所示。从图中能够看到脉宽pulse_duration_time与脉间pulse_interval_time的份额参数，以及操控寄存器的值，一起还能够看到该体系的输入时钟的周期长度，放电脉冲的周期长度等信息。
外部电路首要包含直流电源、阻隔扩大电路、高速开关电路、维护电路。直流电源电路是市电经过变压器、整流桥路电路、电容滤波电路输出的，输出的电压有+80 V和120 V两种，别离用于粗加工和精加工。脉冲发生器的PWM用来操控高频开关管，为了避免脉冲发生器的烧坏，要将FPGA开发板与开关管电路阻隔开来，而电源的频率很高，一般光耦的会发生波形畸变，所以选用的是25M的高速光耦PC412S。开关管选用的是VMOS，运用它的优点是开关的频率高，能够接受的电流和电压都比较大，但要运用输入%&&&&&%较小的VMOS，否则会影响电源关断的速度。开关管的驱动电电路如图3所示。
3、外部电路规划
Q1的基极是从FPGA开发板经过光耦输出的PWM脉冲信号，经过后边的驱动电路来驱动Q5，然后完结放电加工电路中选用正负电源，这样能够进步Q5的关断速度。Q2是小功率的VMOS管，Q3和Q是用来驱动大功率的VMOS，所以功率不能选太小，R3与R4是用来减小体系波形的振动，其阻值不能太大，可选取100 Ω。
4、结 论
本文在EDM机理与嵌入式技能领域最新研讨成果的基础上，针对现在微细EDM加工中电源的研讨现状，提出了一种新式的智能型EDM脉冲电源，该电源的脉间精度能够到达0.2μs，是一般的分立软件和%&&&&&%所不能到达的，脉宽，脉间的巨细可参数话，这些设置都是在软件中进行，而且选用FPGA规划具有可进行更新，保密性好。这种新式的脉冲电源，由于高电火花脉冲放电频率，然后进步加工精度。又由于HDL言语和FPGA技能的使用越来越广泛，所以这种智能的脉冲电源具有很好的通用性。
