逻辑剖析仪是使用时钟从测验设备上收集和显现数字信号的仪器，最首要效果在于时序断定。因为逻辑剖析仪不像示波器那样有许多电压等级，一般只显现两个电压(逻辑1和0)，因而设定了参阅电压后，逻辑剖析仪将被测信号经过比较器进行断定，高于参阅电压者为High,低于参阅电压者为Low，在High与 Low之间构成数字波形。
逻辑剖析仪分为两大类：逻辑状况剖析仪(Logic State Analyzer,简称LSA)和逻辑守时剖析仪(Logic Timing Analyzer)。这两类剖析仪的根本结构是类似的，首要差异表现在显现方法和守时方法上。
逻辑状况剖析仪用字符0、1或助记符显现被检测的逻辑状况，显现直观，能够从很多数码中敏捷发现错码，便于进行功能剖析。逻辑状况剖析仪用来对体系进行实时状况剖析，检查在体系时钟效果下总线上的信息状况。它的内部没有时钟发生器，用被测体系时钟来操控记载，与被测体系同步作业，首要用来剖析数字体系的软件，是盯梢、调试程序、剖析软件毛病的有力东西。
逻辑守时剖析仪用来调查两个体系时钟之间的数字信号的传输状况和时刻联系，它的内部装有时钟发生器。在内时钟操控下记载数据，与被测体系异步作业，首要用于数字设备硬件的剖析、调试和修理。
