1 引 言
逻辑剖析仪的测验对象是数字体系中的数字信息[1]。为了满足现代数据域的检测要求，逻辑剖析仪应具有高的采样速率和满足多的输入通道。本文依据虚拟仪器的概念，首要论说以PC586为根底400MHz/102通道逻辑剖析仪规划原理和办法，要点论述体系操控电路规划和体系软件规划。
2 虚拟逻辑剖析仪体系结构
图1为PC环境下的400MHz/102通道虚拟逻辑剖析仪操控与收集体系整体构成原理框图，首要包含数据收集、探头、触发盯梢、时序改换与生成，测验接口等部分。该体系输入收集由3个模块构成，每个模块有32个数据通道（另附加2个时钟通道），选用彻底相同的功用结构。第3个模块附加了时钟输入与输出、操控等功用。选用该结构的首要原因，一是防止主收集板过大，元件过密形成散热方面的困难（因高速作业的器材较多），二是体系结构灵敏，能够依据需要选32、64、96路组态方法。
该逻辑剖析仪的操控和办理、数据处理以及数据显现卢内嵌计算机完结。因而，体系硬件的规划首要会集在高速数据捕获以及与微机的接口，而软件规划首要在体系办理、数据的后处理及数据显现。
图1 400MHz/102通道虚拟逻辑剖析仪原理框图
3 体系硬件规划
400MHz/102通道虚拟逻辑剖析仪中的高速数据捕获是由操控电路完结触发操控、数据存取操控而完成的，操控电路一起完成与微计算机的接口。
3.1 数据存储原理
作状况剖析时，逻辑剖析仪与被测体系同步作业。为了使存储器存储的状况数据与被测体系运转的数据流共同，则应满足：
DATA*/FWEN=f(sclk,trw,dtc)*data (1)
式(1)中，DATA为逻辑剖析仪存储的数据；/FWEN为逻辑剖析仪首要存储器FIFO的写使能操控；sclk为状况(外部)时钟；trw为触发字；dtc为数据操控；data为被测体系数据。由式(1)知下式：
DATA=data (2)
建立的条件是/FWEN信号与sclk、trw、dtc信号有必要契合严厉的联系。依据数字体系可测性规划中可控性理论，使用CAMFLOT[2]法(ComputerAided Measure ForLogicTestability)，有：
式(3)~(4)中，CY为可控程度，其值ε(0,1)；CTF为可控传递因子；N(0)、N(1)为在电路输入端加一切不同输入值时，电路输出端呈现“0”和“1”的总次数。由式(3)知，当牢靠置位sclk、trw、dtc等操控信号，可计算出：
CY(/FWEN)=1 (5)
即，/FWEN彻底可控，然后确保DATA=data。
作守时剖析时，逻辑剖析仪与被测体系异步作业。此刻，需满足：
DATA*/FWEN=f(trw)*data (6)
一起取采样频率为被测体系作业频率的5~10倍，即可有用存储所需调查的数据流，得到满足的调查规模和满足的时刻分辨力。
