摘要：首要针对现在视频图画处理开展的现状，结合FPGA技能，规划了一个根据FPGA的实时视频图画收集与显现体系。体系选用FPGA作为主控芯片，搭栽专用的编码解码芯片进行图画的收集与显现，首要包含解码芯片的初始化、编码芯片的初始化、FPGA图画收集、PLL设置等几个功用模块。选用FPGA的规范规划流程及一些常用技巧来对整个体系进行编程。要点在于运用FPFA开发渠道对一般相机输出的图画进行收集与显现，终究能在衔接的RCA端口显现屏显现。
要害词：FPGA；视频图画收集；编码芯片；解码芯片
0 导言
跟着年代的开展，人们在图画处理范畴取得了相当多的效果，研讨出了许多算法，例如中值滤波、高通滤波等。在图画的传输过程中，各种噪声源的搅扰和影响常常会使图画的质量变差。因为用一般的软件完结的图画预处理算法处理的数据量大，完结起来会比较慢，如果说关于一些实时性要求比较高的体系，那么处理速度往往是要考虑的要害要素，因为一旦实时性达不到，就不能第一时间记录下信息。别的，实时图画处理技能的一日千里和图画处理体系的开展有着千丝万缕的联络。在实时图画处理体系中，要害的技能是对实时图画的收集和处理，图画收集的速度、质量直接影响到这个体系的功用。
1 体系硬件规划
本体系根据FPGA的实时图画与显现体系，由前端视频收集单元、图画存储单元、图画显现单元三部分组成。首要功用为对摄像头送来的视频数据进行收集，并选用专用视频解码芯片将模仿视频转化成数字视频；将收集进来的数据存储到内嵌的SDRAM中；选用专用视频编码芯片将数字视频信号转化为模仿信号送显现器输出。体系的计划图如图1所示。
体系上电后，FPGA办理单元经过I2C总线对SAA7113H解码芯片进行初始化；CCD摄像头输出的PAL制式模仿视频输入SAA7113H解码模块。FP GA将解码后的图画经过输入缓冲FIFO寄存到外部SRAM；再用SDRAM进行奇偶场的兼并，满一帧后图画进入FPGA进行内部图画处理，经输出缓冲进入SAA7121编码模块转化为模仿视频输出。经过按键的挑选可操控使其输出图画亮度增强及字符叠加。本节将环绕体系中的视频图画解码芯片及编码芯片作具体分析。
1. 1 解码芯片外围电路
SAA7113H首要由模仿转化电路、亮度信号电路、色度信号电路、同步电路、输出信号格局、总线操控及时钟生成等组成。AI11、AI12、AI21、AI22为四路模仿输入通道，AOUT为模仿测验输出通道，VP00～VP07为解码输出通道，这些通道的挑选及格局装备都经过I2C总线来完结的。别的，SDA为I2C总线的数据输入／输出端，SCL为串行时钟输入端，LLC为行确定体系时钟频率输出信号，频率为27 MHz，XTALI、XIAL是外部晶振衔接端，TDO／TDI为鸿沟扫描测验数据的输出／输入端，TCK、TMS为鸿沟扫描的时钟和测验形式输入端。SAA7113H的芯片结构图如图2所示。
1．2 编码芯片外围电路
SAA7121视频编码芯片，能够将数字的YUV数字编码为PAL或许NTSC制式的CVBS输出或许S端子输出的模仿视频信号，单一的3．3 V供电，可经过I2C接口对芯片内部电路进行操控。该芯片内有三个片内10位视频D／A转化器别离对应Y，C和CVBS，两倍过采样。经过I2C总线协议对SAA7121的各个操控寄存器进行装备就可使其满意体系要求，芯片的最大特色也是在于仅需一个24. 576 MHz的晶振就能够满意一切视频规范的运用。
SAA7121芯片首要由I2C总线操控单元、数据办理单元、编码单元、同步时钟单元和D／A转化器组成。首要经过I2C总线对芯片的内部寄存器进行设置，也便是完结对芯片的作业特点的设置。输出数据的格局有两种：复合视频输入信号(CVBS)或别离视频信号，输出的制式能够为NTSC制式或PAL制式，支撑隔行扫描和接连扫描方法，并具有Y、C和CVBS三个信号的数膜转化器。
SAA7121首要由数据办理模块，总线接口模块，编码模块，D／A模块组成。MP0～MP7是MPEG端口，输入CCIR．656的Cb—Y—Cr的编码数据；RCV1为栅操控端，输入或输出各种类型的信号；LLC为线性确定时钟，为芯片供给27 MHz的主频；CVBS为模仿CVBS信号输出，C为模仿色度信号输出，Y为模仿亮度输出。SAA7121经过设置内部寄存器，对其进行初始化。SAA7121的芯片结构图如图3所示。
2 体系软件完结
经过在FPGA开发渠道上，运用QuartusⅡ9．0对体系进行硬件言语编程。本体系首要由SAA7113H解码芯片初始化模块、SAA7121编码芯片初始化模块、FPGA视频图画收集与显现模块组成。
2．1 SAA7113H初始化模块
SAA7113H的初始化模块首要分为I2C操控核模块，I2C指令模块，ROM模块。I2C操控中心模块完结数据的并／串转化以及将指令转化位为I2C总线的SCL／SDA信号线的发动、间断、写、应对等具体操作的时序联系；I2C指令模块则是经过状况机(FSM)的方法进行I2C接口间状况的转化以及从ROM模块中将装备好的数据输出给I2C操控核模块，ROM模块存储的是装备好的SAA7113H的数据。当发动I2C开端装备时，从ROM中读取装备的内容送出即可。
2．2 SAA7121初始化模块
SAA7121编码芯片的初始化和SAA7113H有些相似，都是经过I2C总线来操控芯片内部寄存器完结初始化的意图。SAA7113H解码芯片中的I2C操控模块分为中心模块和指令模块，而SAA7121编码芯片则只包含一个I2C模块。
在SAA7121的寄存器装备模块中，首要，上电复位，保证SDA，SCL为高电平，随后将SDA从高电平拉到低电平，宣布I2C总线起始信号，开端I2C总线操作。接着向I2C总线写芯片的从地址，SAA7121芯片地址也与输入引脚SA电平及读写操作有关。SAA7121芯片的输入引脚SA是接地的，因而芯片地址为SA低电平时的地址。在写入芯片地址后，再读应对，并承认有应对时，再写寄存器的子地址。同样在承认有应对时，再写入寄存器数据经过循环即将装备寄存器的一切数据顺次写入到I2C总线上。终究，在悉数数据写完后，宣布I2C总线间断信号。
2．3 FPGA图画收集与显现模块
体系中最中心的当地便是图画的收集与显现，包含FPGA收集与存储模块，FPGA显现模块两块内容。视频图画收集模块的首要作用是接纳来自CCD摄像头的模仿信号，经视频输入处理芯片SAA7113H，输出ITU656 4：2：2格局的数字图画。完结视频信号从模仿信号到数字信号的转化，终究供给后端能够处理的数字视频数据，存储到SDRAM中。
3 功用完结与测验
体系衔接图如图4所示。经过对体系进行编程，完结体系的软件规划，依照FPGA的规划流程完好的测验了体系的可行性，包含：体系的输入输出环路测验(能否实时的显现图画)，体系的按键调控亮度测验(解码芯片功用)。测验图如图5所示。
4 结语
结合国内实时图画收集处理体系的现状，本规划在硬件上选用FPGA作为中心运算器来完结图画的收集、存储和显现；在硬件完结上运用FPGA硬件描绘言语Verilog对体系各个功用模块进行规划。选用FPGA可编程逻辑规划技能完结视频图画收集与显现体系不只具有极大的灵活性，可编程性，并且也加快了图画收集与显现的速度。因为本文规划的体系中未涉及到杂乱的算法，而是用专用的编码芯片替代了，所以在本文中，图画的算法未能加入到体系中。下一步的作业便是学习将高端FPGA芯片运用到图画处理技能当中去，结合网络技能，研讨更新的视频图画收集与显现技能。
