摘要：针对增量式光电编码器经典速度丈量算法M/T法低速采样时刻过长和方位丈量算法精度不高的问题，本文依据定采样周期M/T法规划完结了速度和方位丈量板卡。选用Xilinx公司的XC3S400 FPGA为中心操控芯片进行规划，并规划PC104总线接口完结板卡与操控器的数据通讯。该板卡接纳处理光电编码器的反应脉冲得到速度和方位参数，将数据经过PC104总线接口传递给操控器。试验标明，板卡的最小采样时刻到达1ms，而且方位丈量精度可达5×10-3。
增量式光电编码器作为速度和方位传感器被广泛应用于伺服体系。理论上，光电编码器反应脉冲的频率对应被测轴转速，反应脉冲个数的累加值对应方位信息。经典的速度丈量方法有M法、T法和M/T法3种：其间M法经过计取固定时刻距离内光电编码器的反应脉冲数核算当时转速，适用于高速场合;T法运用高频脉冲丈量相邻反应脉冲的时刻距离核算当时转速，适用于低速场合;M/T法不只丈量固定时刻距离内反应脉冲的增量值，而且计数该时刻内的高频脉冲数。尽管M/T法克服了M法和T法测速规模有限的缺陷，在高速和低速段都具有较高的分辨率及较低的测速差错，可是存在低速采样时刻过长等问题。经典的方位丈量方法按转向的正负对反应脉冲进行增减计数，然后将计数值乘以脉冲当量K得到当时方位信息，可见其丈量精度取决于脉冲当量。
本文以定采样周期M/T法为根底，它处理了经典M/T法低速检测时刻过长的问题，保证每一固定周期都能采样到数据。此外，该算法充分运用反应脉冲的方位信息和时刻信息，得到了比一个脉冲当量K更为准确的方位信息。本文运用FPGA规划完结定采样周期M/T法，并规划PC104总线接口满意板卡与操控器数据通讯的要求。
1 整体方案
速度和方位丈量板卡接纳光电编码器的反应脉冲信号，经过差分电路将其转换为单端信号消除共模搅扰，然后在FPGA中对脉冲处理得到速度和方位参数，最终将参数经过PC104数据接口传递给操控器。速度和方位丈量板卡除差分电路以外的功用均经过FPGA规划完结(如图1所示)，因而FPGA是本板卡的中心芯片。速度和方位丈量板卡首要包含倍频辨向模块、定采样周期M/T法模块和PC104数据接口模块。
1. 1 倍频辨向模块
光电编码器的输出反应脉冲包含相位差90°的A、B信号以及零位脉冲Z。A、B之间的相位联系标志被测轴的转向，即A相超前B相90°标明正转，滞后90°标明回转;Z脉冲起到参阅零点的效果。一个周期内A、B两路信号的相对方位变换了4次，即正转A、B按00-10-11-01循环输出，回转遵从00-01-11-10的规则。倍频辨向模块经过检测A、B信号的状况改变输出四倍频及方向信号，不只进步了速度和方位丈量的精度，还起到抗搅扰的效果。
1.2 定采样周期M/T法模块
定采样周期M/T法模块分为速度丈量电路和方位丈量电路两部分，图2给出了该算法的硬件原理及时序图。定采样周期M/T法对高频脉冲fc两级锁存的规划保证实践检测起始点Tk超前于采样周期Tn，这处理了M/T法在低速时检测时刻过长的问题，保证每个采样周期内都能成功收集到数据。
速度丈量硬件电路由速度计数器及其数据锁存器Cm，以及高频脉冲计数器及其两级数据锁存器Cf和Ct构成;其间速度锁存器Cm和高频脉冲锁存器Ct由采样脉冲触发，辅佐高频脉冲锁存器Cf由反应脉冲触发。经过差分处理得到当时周期Tn内的转速增量Cm和高频脉冲增量Ct，并设高频脉冲的频率为fc，脉冲当量为K，那么核算可得转速为：
Vn=KxfcxCm/Ct
方位丈量硬件电路相同选用高频脉冲的两级锁存规划，除此之外还包含方位计数器及其数据锁存器Cmm，以及辅佐方位锁存器Ctt。由图2可知，dTn-1和dTn这两个时刻差所对应的方位改变小于一个脉冲当量K，方位丈量算法将上述时刻差内的方位改变加入到方位信息中，进步了方位丈量的分辨率和精度。dTn经过差分当时周期辅佐方位锁存器Ctt和脉冲锁存器Ct得到，接着将dTn乘以速度值Vn可得方位改变。方位锁存器Cmm计取了反应脉冲的改变值，再加上dTn-1和dTn内方位改变，便能核算出准确的方位信息。
dTn=(Ctt(n)-Ct(n))/fc
S=KxCmm+VnxdTn-Vn-1xdTn-1
2 各个模块Verllog完结
依据速度和方位丈量板卡的整体规划方案，运用Verilog规划完结各模块。
2.1 倍频辨向模块
本模块在FPGA体系时钟clk上升沿检测A、B的电平，并与上一clk记载的状况进比较：当状况改变契合00-10、10-11、11-01、01-00时，标明A超前B相90°，而且A或B发生一个边缘跳变，此刻光电编码器正转那么置1方向信号，一起输出一个计数脉冲，这样一个周期内将发生4个计数脉冲完结了四倍频;当改变对应00-01、01-11、11-10、10-00时，标志A滞后B相90°，光电编码器回转则清零方向信号，并输出一个计数脉冲;当改变契合00-00、01-01、10-10、11-11时，阐明光电编码器处于换向阶段，或许对应正回转的中间状况，此刻坚持方向信号而且不输出计数脉冲;当改变为00-11、01-10、10-01、11-00时，阐明A、B信号遭到搅扰而发生了过错的状况翻转，此刻坚持方向信号而且不输出计数脉冲，到达了抗搅扰的意图。
2.2 定采样周期M/T法模块
剖析定采样周期M/T法模块可知，它首要由计数器和锁存器组成，其间计数器对脉冲个数进行计数，得到的计数值存于锁存器中等候数据接口模块读取。
按计数方法的不同，计数器又可细分为增计数器和可逆计数器。其间高频脉冲计数器和速度计数器都选用增计数，在检测到计数脉冲有用时加1计数值。方位计数器选用可逆计数的方法，在计数脉冲有用时经过方向脉冲决议采纳增或减计数。因为对增量式光电编码器的反应脉冲计数只能取得转台的相对方位，因而在计数器断电或操控体系上电之前，都要对计数器所存数值进行校对，即归零。为了完结归零操作，计数器除可逆计数外还需具有清零以及置数等功用。
锁存器在采样脉冲T有用时，锁存当时数据供接口电路读取，其间采样周期巨细取决于操控器对速度和方位的读取频率。考虑到数据读取的安全性，操控器读操作前有必要首要完结各锁存器的数据锁存作业，即经过操控器对板卡的写信号发生采样脉冲T触发锁存器的锁存作业。
本模块规划了4个双字锁存器暂存速度和方位参数，因而拓荒4个双字的I/O地址空间。操控器对I/O地址的读操作完结锁存器数据的读取，写操作为板卡供给清零、置数及采样脉冲等信号。
2.3 PC104数据接口模块
PC104总线是一种专为嵌入式操控而界说的工业操控总线，它具有小尺度结构、抗震性极佳的仓库式衔接、低功耗总线驱动等长处，广泛应用于机载设备的开发中。此外，它是一个8位和16位兼容的总线，本模块选用8位总线方法，选用以下总线信号完结通讯规划：SD7～SD0：数据信号;SA9～SA0：地址信号;AEN：地址使能信号;IOR：I/O读信号;IOW：I/O写信号;电源信号。
在PC104体系中，为避免I/O地址抵触，每个模块都有必要有一个独自的基地址。速度和方位丈量板卡选用10位地址译码，基地址经过板卡上的基地址跳线器进行设置。PC104数据接口选用I/O读写方法进行通讯，运用状况机规划完结本模块如图3所示。S0为闲暇状况，此状况为初始状况，一旦操控器对板卡进行操作，则进入S1状况。S1状况记载操控器的地址、数据以及操控信号，并判别操控器的操作类型。如果是读操作进入S2状况，若是写操作则进入S3状况。在S2状况中，将对应地址的数据给到数据线，完结读操作。在S3状况，将数据写入对应地址中，完结写操作。读操作或许写操作完结之后，状况又从头回到S0，等候操控器下次读写。
下面结合PC104的信号阐明各状况的效果。S0状况检测地址使能信号AEN，当AEN有用而且地址信号SA的高位与基地址共同，阐明操控器对本板卡操作，则激活S1状况。S1状况记载地址信号SA的低4位和数据信号SD，并判别读信号IOR或写信号IOW是否有用。当IOR有用阐明现在进行读操作进入S2状况，而IOW有用标明当时为写操作进入S3状况。S2状况对地址进行分支挑选确认欲读取数据的地址，输出对应地址的数据完结读操作。S3状况将数据写入到对应地址完结写操作。
3 测验渠道与仿真测验
用ISE软件编程完结各模块的功用，用ModelSim对其进行仿真测验，图4为仿真成果。由图可知，输入的A、B信号模仿正转、回转及搅扰三种状况，正转和回转下每周期都将输出四个脉冲，而且正转方向信号置1，回转清零，而在搅扰信号下不输出计数脉冲，而且方向信号坚持不变。速度计数器在计数脉冲有用时计数，方位计数器依据方向信号对计数脉冲做增减计数，速度锁存器Cm、方位锁存器Cmm在采样周期有用时锁存速度和方位值。辅佐高频脉冲锁存器Cf及高频脉冲锁存器Ct对高频脉冲进行两级锁存，保证实践采样点超前于采样周期，保证每个周期下都能采样到数据。
规划完结的速度和方位丈量板卡如图5所示，FPGA选用Xilinx公司的XC3S400，操控器部分选用盛博公司的SAT-1040板卡。运用36000刻线的增量式光电编码器，高频脉冲由40 MHz晶振供给，最小采样周期可达1ms，在丈量规模内速度、方位丈量精度别离到达3×10-5、5×10-5。
4 结束语
文中以FPGA为中心操控芯片规划完结了速度和方位丈量板卡，它以定采样周期M/T法为根底对光电编码器的反应脉冲处理得到表征速度和方位的参数，经过PC104总线接口将数据传递给操控器核算得到准确的速度和方位信息。整个规划在FPGA内完结，故硬件结构简介，牢靠性强，抗搅扰能力强;板卡的最小采样时刻到达1 ms，保证每一周期下都能采样到牢靠数据，并将方位丈量精度进步至5×10-5。
