跟着科技的高速开展，飞机对机载电子体系提出了越来越高的要求，飞机功用的改进在很大程度上依赖于机载电子体系功用的进步。在飞翔器机载电子体系中，显现体系是飞机与飞翔员进行人机交互的桥梁，它将各种飞翔参数转化为视觉信息，显现在显现器上。飞翔员可以实时读取这些信息，然后做出判别。
文中规划了某机载视频图形处理体系的硬件电路部分，视频图形处理体系是机载显现体系的子体系，用于在机载显现器上显现高像素的图形与外部输入视频叠加构成的视频信号。体系以Xilinx公司的Virtex-5XC5VFX70T FPGA为中心处理器，调配多种外围视频处理芯片，完成了对高清视频的缩放、格局转化和叠加高像素图形符号等多种处理功用，而且具有较高的实时性。
1 体系概略
1.1 体系需求
机载视频图形处理体系的首要功用是接纳多种格局的外部视频信号，生成点阵式字符信号，进行视频格局的转化，并可输出生成字符与外视频叠加的视频信号。
体系接纳PAL（Phase Alternating Line，逐行倒相）、DVI（Digital Visual Interface，数字视频接口）制式的视频信号和。PCI-E（Peri pheral Component Interconnect-Express，扩展外设部件互连规范）视频信号，对视频进行缩放、格局转化等处理后，叠加上高像素的图形，并按要求输出组成的视频信号。
1.2 全体方案规划
结合体系需求，确认体系的全体规划方案为：以Xilinx公司的Virtex-5 XC5VFX70T FPGA为中心处理器，使用其强壮逻辑资源和丰厚的IP核，配以相应的外部电路，构建出一个灵敏、简练、牢靠的机载视频图形处理体系的嵌入式硬件模块。使用XC5VFX707T中内嵌的Power PC 440硬核处理器，在该处理器上移植美国风河公司的Vxworks操作体系，经过操作体系管理网络和PCI-E等接口，并在操作体系的基础上，完成相应的图形操作及视频处理API（ApplicaTIon Programming Interface，使用程序编程接口）函数，用户的使用程序经过调用API函数来构建终究的视频输出。
2 体系硬件模块规划
2.1 硬件全体架构
依据规划要求，挑选XC5VFX70T FPGA作为中心处理器，该处理器选用65 nm工艺制作，是专为嵌入式使用而开发的。处理器内置主频550 MHz的PowerPC440内核、PCI-E端点和以太网等模块。体系硬件部分还包括视频编解码芯片，DDR2视频缓存，PowerPC外存等外围电路，整个体系的硬件框图如图1所示。
图1 体系硬件框图
2.2 视频流图
体系首要用于接纳、处理并发送各种视频信号，体系中视频的流图如图2所示。由图中可知，体系能接纳1路DVI视频，4路PAL视频和1路PCI-E视频，视频经过专门的解码器后，由FPGA对它们进行处理，然后经过相应的视频编码器输出视频信号。
图2 体系视频流向图
2.3 DVI视频编解码模块规划
体系的DVI视频解码选用TI公司的DVI解码芯片TFP401完成，该芯片满意DVI1.0规范，最高支撑1 600×1 200分辨率，支撑24位真彩色视频。别的考虑到机载视频信号源与DVI接纳器之间间隔较远，长线传输时信号的高频重量比低频重量衰减得更多，因而在DVI输入信号解码前参加均衡器以完成频谱的均衡化，减小信号失真。体系选用美国国家半导体公司的DS16EV5110完成DVI视频信号的频谱均衡化，该芯片可以对DVI视频信号的每一数据通道设定不同的均衡增益，具有高度的灵敏性，可以有用减小信号的码间串扰。
体系的DVI视频输出功用选用TI公司的DVI编码芯片TFP410完成，该芯片满意DVI1.0规范，最高支撑1 600×1 200分辨率，支撑24位真彩色视频。
2.4 PAL视频编解码模块规划
为便于PAL视频信号的长线传输，体系选用差分信号传输PAL视频。因为规范的PAL信号为单端信号，因而体系在PAL信号接纳端选用美国AD公司的差分接纳放大器AD8130来完成差分PAL信号转化成规范单端PAL信号，而在PAL信号发送端则选用AD公司的高速差分驱动器AD8131完成单端PAL信号转化成差分信号。
体系选用AD公司的PAL解码芯片ADV7184对单端PAL视频信号进行解码，该芯片具有12个模仿输入通道，内置4个10位ADC，实践解码后视频信号支撑ITU-R BT.656规范（YCrCb 4:2：2），经颜色空间转化后R、G、B重量均可到达8位分辨率，即PAL视频解码后可达24位真彩色。
体系选用AD公司的PAL编码芯片ADV7179来完成PAL视频信号的输出，该芯片支撑ITU-RBT.656规范的规范数字视频输入，与PAL解码芯片ADV7184完成了很好的兼容，使得体系对PAL信号进行处理较为便利。ADV7179内置3个10位DAC，编码后输出视频支撑24位真彩色。
2.5 DDR2视频缓存模块规划
因为体系中需求对输入的视频进行叠加字符及帧速率转化等处理，因而需求对输入的视频数据进行缓存。挑选美国Mierosemi公司的DD R2 SDRAM芯片W3H32M72E-400作为视频缓存，该芯片存储容量为256 MByte，传输速率为50 MByte·s-1.
体系中需求处理的视频最高分辨率为1 600×1 200，因而一帧视频数据包括1 920 000个数据点，即大约2×106个数据点，而每个数据点占2 Byte存储空间，即一帧视频约占4 MByte存储空间。一片视频缓存芯片最少可存储64帧视频数据，满意一般的帧速率转化算法的存储空间需求。体系所选DDR2芯片的传输速率为50 MByte·s-1，因而视频最高传输速率为50×64/4=800帧·s-1.而体系中视频的最高刷新率为60 Hz，视频的最高传输速率已远大于输出视频的最高显现帧速率，契合体系的实时性要求。
3 测验成果及剖析
在体系运转实验中，XC5VFX70T选取时钟频率200 MHz，屏幕分辨率为1 600×1 200，体系别离对图形生成和视频处理等功用进行了测验，并进行了体系联调。
在图形生成测验中，测验成果图如图3所示，图中别离显现了反走样直线、圆弧、圆和天地球，天地球上显现了一个直立字符和一个旋转字符，生成该幅画面共耗时984.6 μs，其间读写DDR2耗时862.7μs.当屏幕刷新率为60 Hz时，一幅画面答应的生成时刻为16.7 ms，图形生成满意体系的实时性要求。
图3 图形生成测验成果图
在视频解码、处理、编码测验过程中，一帧视频的处理时刻最长不超越3 ms，肉眼调查各种格局的视频输出时无显着时延，契合体系的实时性要求。在体系联调中，体系能输出叠加各种高像素符号图形的高清视频，输出分辨率可达1 600×1 200，输出视频场频可达60帧·s-1，输出视频质量高而流通，无显着的搅扰和推迟。
4 结束语
文中给出了根据FPGA的某机载实时视频图形处理体系的硬件电路全体规划方案，并具体证明了体系中DVI视频编解码模块，PAL视频编解码模块以及DDR2视频缓存模块的硬件完成办法。体系选用了多种新式芯片，构建了一个灵敏、简练、牢靠的硬件渠道，完成了对DVI、PAL等多种制式的视频的解码，实时处理和编码输出，而且具有较强的扩展性。体系测验成果表明，体系支撑1 600×1 200分辨率，60帧·s-1刷新率，24位真彩色高清视频的流通处理，对1帧视频的处理时刻最长不超越3 ms，可以有用进步机载视频图形的处理速度，具有杰出的使用价值。
