现在大多数仪器选用封闭式FPGA（现场可编程门阵列）和固定的固件完结仪器的功用。假如你曾见过示波器的拆解，你或许见过里边的FPGA。FPGA能够添加测验仪器的处理才能，假如你曾运用过仪器的敞开式FPGA，你就会知道能够将自界说的测验功用编程进仪器中。
仪器供货商早就了解FPGA的优点，而且一直在充分发挥FPGA共同的处理才能优势来丰厚的功用，比方：仪器
● 能够在示波器上完结预触发捕获
● 能够运用信号处理功用在矢量信号剖析仪上发生I和Q数据
● 能够在高速数字仪器上实时进行图画发生和矢量比较
测验设备制造商现在开端向用户敞开FPGA以供给更多特别运用的优化。为了协助了解为何这是一个好的改变，下面列出了在测验运用中运用FPGA的一些要害特性：
● 确定性，实时处理
● 真实并行的履行
● 可重装备
● 低延时
更进一步讲，运用敞开式FPGA能够完结哪些曾经不能完结的功用呢？为了描绘这些或许性，下面将介绍一些运用敞开式FPGA的常见测验运用。
测验体系加快
在大批量出产线的终究产品测验中，每一秒的测验时刻都很名贵。当产品测验速度与出产速度相匹配时，出产线的功率便是最高的。当两者速度不匹配时，就有必要选用立异的技能来缩短测验时刻。传统办法需求运用多台分隔的台式仪器，它们经过以太网、USB或GPIB衔接到一台PC主机。这种测验的速度相对较慢，由于待测设备的操控、丈量以及经过数据总线的处理是分隔进行的。别的一种办法是运用敞开式FPGA来加快这个进程，如图1所示。
图1：在测验仪器中，敞开式FPGA能够添加比方触发和后处理等功用。
与运用外部通讯总线不同，FPGA能够运用高速总线（如PXIe）衔接仪器，并经过其装备端口（如I2C、SPI或别的的操控总线）衔招待测设备（DUT）。这种运用中的FPGA能够操控待测设备，触发其它仪器开端捕获样本，乃至将这些样本处理成对主机来说有意义的成果。
低时延是加快这类运用的一个要害因素。FPGA没有操作体系，但一切的逻辑都是用硬件完结，而且这些硬件作业的时钟速率很高。这意味着呼应只需花一个时钟周期捕获、一个时钟周期处理和一个时钟周期输出成果。其时钟速率为200MHz（时钟周期为4ns）时，完好的呼应时刻只需12ns。由于FPGA确实定性特色，12ns的呼应时刻不是只要一次，而是每次都是。因而FPGA不只能够避免与运用主机有关的延时，而且能够最大极限地减小主机处理时的非确定性延时。
协议的处理
今日，并不是一切数字和MEMS设备都能用已知成果矢量进行测验。就拿脉冲密度麦克风（PDM）来说，假如给它一个鼓励信号，你不能希望每次测验得到的比特流是完全相同的，这是由于PDM是模仿设备。为了从这些类型的待测设备取得有意义的成果，在比较成果之前你首要需求用其特定的协议对数字流进行解码。凭借敞开式FPGA，你能够在FPGA上装备你的测验体系来完结PDM协议，不用再传至CPU进行解说。进一步拓宽这个概念，今日你能够装备这个FPGA完结PDM协议，明日你又能够重新装备相同这个FPGA完结不同的协议，比方用于测验数字温度传感器、加快度计或MEMS设备的协议。
在图2中，协议不是在CPU上完结，而是在FPGA上完结。正由于此，测验体系现在本身就能够支撑快速握手脚本，习惯准确等候周期等协议行为，并依据通讯内容做出决议计划。这种办法不只能让你从待测设备接纳更高层数据，比方在PDM麦克风场合中解码的模仿数据，而且答应你用更高层指令编写测验脚本。
图2：FPGA能够用来处理协议，知晓总线运用的协议内容。
闭环测验：功放
在无线通讯体系中，信号在发往天线之前需求用功放IC添加信号的强度。功放的功用标准一般是在特定的输出功率电平点界说的。因而当功放作业在这个输出功率电平常对它们进行测验就显得非常重要。但是，功放的增益一般仅仅大略的知道（比方±3dB），而且在器材作业规模内对错线性的。你越挨近最大输出功率，增益就越低。依据这些理由，在展开任何功用测验之间你有必要首要“调测”放大器的输出。调测输出常常被称为功率电平调整或功率伺服调整。基本原理是调整放大器的输入功率，直到你测得正确的输出功率。
丈量功放的传统测验设备见图3所示。矢量信号发生器（VSG）发生一个鼓励波形给待测设备。功率计保证待测设备输出正确的功率电平。最后由矢量信号剖析义（VSA）丈量待测设备的功用——如差错矢量起伏（EVM）或相邻通道功率（ACP）。实际操作中需求针对各种中心频率和功率电平重复这些丈量。
图3：用于丈量功放输出的传统测验设备包含有矢量信号发生器、矢量信号剖析仪和功率计。
有必要针对每个想要测验的中心频率和功率电平调测功放的输出功率。调测进程一般遵从以下这些进程：
● 依据估量的待测设备增益选取一个开始的矢量信号发生器功率电平
● 设置矢量信号发生器的功率电平
● 等候矢量信号发生器安稳作业
● 等候待测设备安稳作业
● 用功率计进行丈量
假如功率在正确的规模内，退出。假如不在规模内，核算新的矢量信号发生器功率电平，回到进程2重新开端
整个调测进程或许要花几百毫秒到几秒的时刻，详细取决于待测设备类型、要求的精度以及运用的仪器。调测进程完结后就能够用矢量信号剖析仪展开功用丈量了。
图4显现了运用传统办法将待测设备样品输出调整到均匀输出功率为28dBm的进程。假如功率放大器的增益是线性的，而且契合数据手册中规则的典型增益，那么矢量信号发生器发生的第一个点就将发生28dBm的输出功率。但是放大器的实测输出功率只要26.5dBm，这就标明晰功放典型增益目标的不准确性。随后调整矢量信号发生器的输出功率，由矢量信号剖析仪捕获别的一个输出功率点。这次均匀功率是27.6dBm，从中能够看出放大器增益呼应的紧缩进程。总归花了7步、大约150ms的时刻才使放大器的输出到达想要的功率值。在这个比方中，待测设备的安稳时刻是每步10ms。但不同待测设备的安稳时刻是不同的，它将显着影响总的调测时刻。
图4：传统的功放输出调测办法标明功率电平是逐步添加的。
矢量信号收发器（VST）是将矢量信号发生器、矢量信号剖析仪和FPGA整合在一起的一种仪器。这种组合能够让你将功率调测算法转移到硬件中完结。即便没有图5中的功率计，你一般也能够履行体系校准进程将功率计精度转嫁给矢量信号剖析仪。
图5：矢量信号收发器将信号发生器、信号剖析仪和FPGA整合在一起。
调测功放输出功率的进程与传统办法是相似的，只不过调测环路在敞开式FPGA中履行。在FPGA中履行环路能够显着缩短每次调整所需的时刻。
经过运用敞开式FPGA和硬件并在FPGA上完结操控环路，调测待测设备输出功率的时刻将远远小于在主机电脑上履行操控环路的时刻。关于本例中的待测设备来说，调测进程只用了5ms，而传统办法需求150ms。需求留意的是，依据硬件的办法所需的进程数比传统办法多一步。但调测进程所需的总时刻却显着削减。与图4比较，图6中的前几个进程完结得很快（均匀时刻较短），然后点的距离越来越大，由于调测环路正在收敛。
图6：运用依据硬件的调测办法后，功率电平上升的时刻要短于传统办法。
信号处理
用户可编程FPGA最有用的运用之一是在仪器上削减有必要传回主机进行后处理的数据量，然后开释通讯总线用于其它数据传输，一起削减CPU的担负。用于这方面的常见办法包含杂乱触发、滤波、峰值检测或对捕获的数据集履行快速傅里叶变换（FFT）。
例如在图7中你能够看到有4个待测设备需求并行测验的运用。模数转换器（ADC）将样本传送给FPGA，但直到定制触发器发动捕获指令后数据才被捕获。在捕获数据时，FPGA会实时均匀丈量成果，然后将它们接连进行记载。然后在丈量无杂散动态规模（SFDR）、信噪比（SNR）和信号噪声与失真比（SINAD）之前对记载进行快速傅里叶变换。这些成果仅仅来自ADC的的输入信号数据的一部分，接下来将经过直接存储器拜访先入先出缓冲机制（DMA FIFO）上传给主机。
图7：敞开式FPGA能够协助你捕获数据、均匀数据以消除噪声、将并行数据变为串行数据，然后履行数学、FFT和滤波器算法。
作为DSP中的一种基本功用，快速傅里叶变换被广泛用于许多测验运用。由FPGA完结这个功用能够为许多测验运用增加许多功用，比方频域触发器、数据精简、依据频率的闭环操控和图画处理等。图8显现了如安在上例中运用LabVIEW FPGA完结快速傅里叶变换。
图8：前述比方中的这个代码显现了快速傅里叶变换是在敞开式FPGA的何处履行的。
尽管本文仅仅提及了很少几个能够FPGA上完结的令人激动的数字信号处理功用，但实际上还有许多其它功用能够用来扩展FPGA在测验运用中能够完结的才能。这类处理功用能够在许多敞开式FPGA上完结，图9显现了在国家仪器（NI）公司的硬件上能够经过LabVIEW FPGA完结的一些功用类型。
图9：在FPGA上能够完结的数字信号处理功用包含数学、滤波、三角函数和视频处理等。
跟着敞开式FPGA在整个测验与丈量职业界逐步流行起来，你将看到只要固定功用的仪器越来越少。相反，更多的仪器将变得可软件界说，与移动设备职业中引进“运用（app）”所阅历的革新相同。测验运用不再受制于测验供货商开发的软件才能。它们将只受限于其时的硬件水平以及运用仪器的工程师的想像力。
责任编辑：gt
