1. 内部框图
AD公司推出的这种带辅佐DAC的双路Σ-Δ模数转化器，是一个完好的15位CMOS模数转化器材。它采样速率高，功耗低，且输入端兼有信号处理功用，接纳通道上的两个带数字滤波器的Σ-Δ型ADC合用一个能隙参阅基准。操控DAC可执行AFC的功用，其它辅佐功用能够从辅佐串行端口取得，以满意器材多方面的功用要求。
图1所示为AD7729的内部框图。AD7729主要有两大部分组成：模数转化器和辅佐数模转化器。模数转化器由Σ棪ば虯DC、数字滤波器、偏移调整和主串行通讯接口组成；数模转化器由10位辅佐DAC、输出缓冲器和辅佐串行接口组成。
1.1 模数转化器
模数转化器部分有I和Q两个通道，别离由一个开关电容滤波器和一个15位的ADC组成。片内的数字滤波器对体系的功用起着关键作用，它们的幅频和相频呼应特性确保了相邻通道间的彼此搅扰有极好的按捺性。
a. Σ-Δ型ADC
开关电容滤波器以13MHz的速率对接纳的模仿量进行采样，其频率呼应如2（a）所示。接纳通道上的另一个数字滤波器的时钟频率为6.5MHz，其频率呼应特性如图2（b）所示。两滤波器对应的归纳频率呼应如图2（c）所示。AD7729的接纳通道选用了Σ-Δ转化技能，在片内完成体系滤波，然后确保了I和Q 端15位的高精度输出。具体作业进程是用一个充电平衡的调制器以6.5MHz的速度对开关电容滤波器的输出进行采样，并将其转化成数字脉冲串。过高的过采样速率能涣散0？.25MHz的量化噪音，并使它在所关怀的频带中减小。然后用一高阶的调制器对噪音频谱整形。再利用数字滤波器对带外噪音进行处理，并一起把数字脉冲转化成并行的15位二进制数据。
b. 数字滤波器
它有288个抽头，树立时刻为44.7μs。咱们已介绍了它的两个重要功用：体系的滤波功用和消除带外量化噪音功用。由此能够看出，它有两点优于模仿滤波器：首要，因为它坐落ADC之后，消除A/D转化进程中发生的噪音；其次，它不只消除了低通的振铃，一起还确保了线性相位呼应。尽管这些功用都是模仿滤波器很难到达的，但模仿滤波器却消除了A/D转化前信号中所带的噪音。因为噪音的波峰有使模仿调制解调器到达饱满的风险，AD7729专门为调制器和滤波器设置了一个超范围裕度，答应有100mV的超范围漂移。
1.2 数模转化器
a.辅佐操控功用
该功用是由辅佐DAC来完成的。它由几个高阻抗电流源组成，后接很轻的负载以确保它的直流精度。辅佐DAC带有输出放大器，能够答应10kΩ的负载电阻。DAC的模仿输出为2VREFCAP/32＋（2VREFCAP－2VREFCAP/32）×DAC/1023 。其间：VREFCAP是参阅电压。DAC是所要输出的数字信号。
b.参阅电压和串行端口
REFCAP是一个能隙参阅基准，不只噪音低，还可为ADC和辅佐DAC供给温度补偿。参阅电压VREFCAP=1.3V。主串行接口（BSPORT）和辅佐串行接口（ASPORT）都是DSP（数字信号处理器）兼容的串行端口。用户可自由挑选寄存器与端口的衔接方法，还可经过调整SCLK的频率来减小功耗。
c. 读/写操作
经串行口对寄存器进行的读和写操作便是对16位字长的数据即10个数据位和6个地址位（Rx破例）进行转化。有必要对只读寄存器给出必定的地址才干从中读出对应的的内容，写入和读出的时刻距离大约为4个主时钟周期。
2. 引脚
AD7729选用28引脚TSSOP和28脚SOIC两种封装方法。其引脚阐明见表1所列。
3. 电路的调整
3.1 校准
数字滤波器自身便是一种校准方法。一般来说，数字低通滤波器的每个通道上都有一个偏置寄存器。模仿电路中直流偏置的值便存在里边。一般情况下，在数据进入串行输出引脚之前，滤波器就已将寄存器的偏置信息铲除。因而可选用自校准或用户校准来除掉I和Q通道中的误差。所不同的是自校准只能消除内部误差，而用户校准则能够经过写入偏置寄存器的信息来对外部误差进行校准。偏置寄存器最多能包容162.5mV的直流偏置，超范围的输入将会导致过错的输出。但是，当带有超越100mV偏置的信号进入时，Σ-Δ调置器会主动换档。偏置寄存器中补码的值与Rx的对应联系如图3所示。
AD7729有一个完好的自校准程序：当Rx被置位时，模仿电路和数字电路的安稳需求时刻TSETTLE。只有当主操控寄存器A（BCRA）的RxAUTOCAL位处于高电平时，才开端进行校准。在内部自校准方式下，AD7729用短路差动输入来丈量ADC中的偏移值；在外部自校准方式下，AD7729坚持输入的正常衔接答应体系偏置的存在。RxDELAY1和RxDDELAY2别离为两个守时器的守时时刻，当RxDELAY2届时后，将会输出15位的无效数据。
3.2 Rx的接纳进程
当Rx置位时，串行端口的SDO脚将以270k字的速率输出Rx的数据。AD7729的输出成果为16位，即以二进制补码方法存在的数据位和一个志位（LSB），LSB用以差异I和Q。当LSB=0时，输出为I，否则为Q。只需RxON处于高电平，串行时钟的频率就坚持为13MHz，而与时钟速率寄存器中的值无关。在SDO引脚主动输出Rx数据时，会一起发生帧同步信号，距离为48个主时钟周期。辅佐串行端口ASPORT和主串行端口BSPORT均能输出数据，但用户只能根据需求挑选其一，而且不能一起在两个端口间进行数据交换。
3.3 断电
AD7729的每个部分都能被断电。Rx模数转化器和辅佐数模转化器可别离经过设定操控寄存器上的恰当位来断电。当AD7729的每个部分都上电时，模仿电路和数字电路需求一个树立时刻，一起参阅电压VREFCAP也需求一个上电时刻。为减少上电所需时刻，可将LP置1而使ADC和DAC处于断电方式，而REFCAP引脚将坚持上电方式，不需求上电和树立时刻，然后使上电安稳作业所需的时刻减小。ADC和DAC可经过恰当的操控寄存器别离断电，当包含参阅基准在内的一切元件都处于断电状况时，推迟64个时钟周期后，主时钟也停止作业。
3.4 复位
引脚RESETB能复位一切的操控寄存器， ASCLKRATE和BSCLKRATE的复位值为4，以确保ASCLK和BSCLK信号的频率为MCLK的八分之一，其他操控寄存器则被复位为0。一起这些寄存器也能用主寄存器和辅佐寄存器上的RESET位复位。一切的辅佐寄存器经过给操控寄存器ACRB上的ARETSET方位高电平复位，而主寄存器则通给操控寄存器BCRB上的BRETSET方位高电平来复位，所需时刻为4个主时钟周期。复位后，ARESET和BRESET的复位值为0。寄存器 ARDADDR，BRDADDR，ASCLKRATE，BSCLKRATE只能用复位引脚RESETB复位，所需时刻为8个主时钟周期。操控寄存器的功用见表2所列。
4．接口举例
AD7729还为用户供给了与DSP兼容的规范串行端口，由ADC的串行时钟操控串行数据和I/O DSP信息。
图4为AD7729与ADI公司的ADSP－21xx的接口原理图。关于ADSP－21xx，串行端口的操控寄存器有必要设置为TFSR=RFSR=1 （确保每个转化器的帧同步），SLEN=15（16位字长），TFSW=RFSW=0（正常帧同步），INVIFS=INVRFS=0（高有用的帧同步信号），IRFS=0（外部RFS），ITFS=1（内部TFS）和ISCLK=0（外部串行时钟）。
AD7729是一种带辅佐DAC的双路Σ-Δ模数转化器，它不只具有噪音低，精度高，作业速度快等长处，而且可与多种DSP接口，通用性很强。所以该器材是新一代抱负的数据收集和模数转化器材，可广泛使用于通讯、多媒体和高功用仪器中。
责任编辑：gt
