考虑冲击环境下守时器会遇到的问题,并剖析了单一的晶体振动器调和振振动器都不能很好地满意抗冲击性和高精度两方面要求,因而提出了一种根据FPGA规划的双振动守时器。此守时器能有效地处理爆破作业中延时雷管起爆精度和抗冲击功能之间的对立。更首要的是CPLD的时序比集成芯片愈加简略操控。在FPGA完成,该规划的守时精度到达纳秒级,很好地满意体系功能要求。本办法具有结构简略、成本低、可靠性高、精度高级长处。
根据FPGA双振动电路守时器的规划.pdf
根据FPGA的双振荡电路定时器规划
考虑冲击环境下定时器会遇到的问题,并分析了单一的晶体振荡器和谐振振荡器都不能很好地满足抗冲击性和高精度两方面要求,因此提出了一种基于FPGA设计的双振荡定时器。此定时器能有效地解决爆破作业中延时雷管起
声明：本文内容来自网络转载或用户投稿，文章版权归原作者和原出处所有。文中观点，不代表本站立场。若有侵权请联系本站删除（kf@86ic.com）https://www.86ic.net/fangan/194813.html
