SoC厂商如安在进步杂乱器材传输速度的一同下降测验本钱？
跟着先进的集成电路（IC）规划办法和高密度出产技能的运用，半导体厂商能够把不同的数字和模仿电路集成在极小芯片上，其尺度之小、功用之全尚无先例，咱们称之为体系芯片。虽然具有先进的规划和制造才能，但是IC厂商在对这些多元器材进行快速而又低本钱地批量出产时，面临 空前的应战。当把若干功用单元结合在一个独自器材上时，今日的SoC器材为削减批量出产时刻和测验本钱，向传统的测验办法建议应战。成果是，厂商们将更广泛地研讨新办法，这些新办法经过在规划和测验之间的有用平衡，供给了一个更有用地从事SoC规划、出产和测验的计划，并能够一同做到削减其出产时刻和测验费用。
特其他应战
就SoC厂商来说，在一个竞赛剧烈的商场上，顾客对其在功用、功用和费用等方面的要求，又给他们平添了继续的压力。SoC厂商将杂乱的数字核与模仿功用集成在单芯片中，在功用和功用上能够应对商场多种用处的需求。但是在制造进程中，SoC厂商发现规划和测验杂乱性经常会导致毛病。随 工艺技能的研制费用挨近100万美元，每次毛病都使得本钱担负落井下石，而且推迟交货期，加重经济受损。工程师们发现在这样的压力下，无法充沛发挥先进的工艺技能和制造水平的潜力。
对测验工程师来说，他们的测验面临 十分严峻的应战，一是受测器材巨大的数量，二是多种受测电路杂乱的程度。但是，测验工程师有必要保证以最优化的测验程序，选用最少最廉价的测验设备，在短时刻内完结测验。测验工程师还需求功用更强的混合信号测验仪来处理高端界面。而传统的接连开发办法中测验毛病的费用上升首要导致器材开发推迟，SoC厂商也将为此添加测验时刻和费用及出产本钱。
SoC测验中当时的窘境大多是由于选用前期几代IC对测验要求不高而形成的。最新的规划虽进步了易测程度但仍缺少应对当时流程中遍及问题的才能。在传统的接连开发流程中（图1a），规划工程师规划时所掌握的有关信息很少，可使用的测验设备也有限，因而可能在终究开端测验后好久才会发现所遇到的问题，形成额定费用并推迟时刻。
SoC器材现在不断添加的杂乱程度，促进首要的厂商喜爱选用更有用的SoC出产导向规划测验流程法（图1b）。该办法使各个测验小组分工清晰，测验研制造业平行打开。各测验小组会集攻关的成果是同步拿出最优化的规划计划和更有用的测验程序。工程师们在转移到大批量出产之前，就已充沛掌握了器材功用。制造商能够有用平衡高装备的SoC渠道的灵活性，使其满意不同新产品类型组合的需求，在完成快速批量供给的一同，全面下降测验本钱。
前期实验开展
新测验流程建立在测验开发东西和规划工艺技能之上。多年来，工程师们倚赖专用的内部东西将仿真向量改变成测验设备运用的形式。SoC显著地添加了这一改变进程的杂乱性。今日，愈加先进的测验东西能够与首要的电子规划主动化（EDA）供给商所供给的流程一同工作。加上先进的循环运算规律，这些东西能够把与各种杂乱程度的电路相关联的数据组合起来，而且制造一个独自的测验形式和守时文档。手头掌握了这些一致的成果，测验工程师的作业会更有用。
图1 出产测验和工程承认的惯例流程(a)和平行流程(b)
新SoC出产导向规划测验流程法的一个最重要特点是它能够在开发循环的前期校验测验程序。曩昔，测验工程师需求获得榜首块芯片和能够排除毛病的测验设备后才能够开端测验作业，这将把产值拖沿数星期。当今，由于具有了当时先进的测验开发环境，测验工程师能够使用数字式虚拟测验仪（DVT）的功用，提早进行调试实验。虚拟测验法最合适数字电路。但EDA软件现有的才能已有很大进步，EDA公司与测验公司已有很好的协作。因而，规划和测验工程技能才能扩展至模仿规划也就有了保证。
经过改进的测验开发才能对一切SoC厂商都至关重要，关于无出产线的IC规划公司尤为重要。由于相比较而言，IC规划公司对外界的依托程度高，由于在规划和测验之间存在一个地理上的距离，存在 沟通困难问题。经由外界的规划计划会加重测验难题对出产延期和出产费用的影响。虚拟测验法让IC规划公司在其现有的规划环境下进行调试实验，以保证测验程序工作正常并能更好地s了解潜在的测验设备问题。
交互式工程规划确证
对不知名的半导体公司和集成器材制造商（IDMs）来说，杂乱的规划和先进的工艺技能的结合，要求进步与主动测验仪（ATE）上进行的出产测验天壤之其他测验验证才能。随 工艺技能抵达0.13μm或更细的线宽，先进的器材展示出不断添加的效能，事实上也约束了大都出产用主动测验仪（ATE）在检测更纤细毛病时的有用性。对许多厂商而言，杂乱的SoC已致使传统的测验办法愈加无效，并给出产和本钱问题形成严峻的瓶颈影响。
优化的工程规划验证测验体系的呈现，供给了与出产测验仪显着有其他才能，抵达了大幅度进步出产值的要求。工程技能体系为出产测验仪对错成果的判别供给了具体的原因剖析。事实上，今日抢先的工程规划验证体系具有的回忆特性，能够保存一切器材管脚上的完好数据，以便工程师更简单地对器材功用做解剖研讨–这是传统的出产用主动测验仪（ATE）所无法抵达的。
出产用主动测验仪（ATE）合适批量出产的需求，有赖于高度优化的测验程序来保证选用最少的测验设备和花费最短的时刻。相比较，工程技能验证体系则合适交互式剖析，为测验设备和丈量供给图形用户界面（GUI）。工程师们在此环境下能够更有用地进行为最优化规划和调试所选用的交互式的假定剖析。用在出产进程中，则有助于加快毛病剖析。当今杂乱的SoC需求愈加精细杂乱的确诊设备，如皮秒图象电路剖析（picosecond imaging circuit anal-ysis），激光电压探针（laser voltage probe）和电子束体系（e-beam systems）。抢先的工程规划体系直接向这类设备供给界面；工程师们借此使用外部的探头设备就能够测验器材。
图2 测验程序的核对预备
低本钱出产测验
SoC出产技能的成功，依托的是厂商以最低的出产本钱完成很多的出产才能。随 制造商发明了结合先进数字电路和模仿功用的SoC，就需求不断进步主动测验仪（ATE）的强壮功用。芯片内功用进步了数字数据传输速率。当今，防火墙、千兆赫兹以太网和图形加快接口等功用都集于芯片上，因而需求测验仪的数据速率要抵达800Mbps或更高。制造商们正在寻觅适应性强和简单晋级的操作渠道以满意新要求，而非曩昔那样追加出资，开发新一代产品。
关于混合信号的SoC，可装备的ATE体系在经济上能够接受大批量出产对测验功用和灵活性的要求。模块式结构是这些体系的中心，为制造商供给了一个适应性强的高功用同享测验渠道。就%&&&&&%电路的整体而言，大功率多功用ATE能够满意SoC日益添加的功用条件，如管脚的添加、速度的进步、对液体冷却的需求等。好在先进的冷却规划能够选用空气冷却高速高功耗的CMOS电路，而下降了ATE的杂乱性。
体系规划和检测仪表功用的改进显著地削减了ATE的费用，加上应用了各种程序开发东西言语，添加了测验开发环境的成效。工程师们使用同享图形用户界面（GUI）和现有测验程序模板，使现有的测验程序契合特定的测验用处，然后进步了出产功率。这种以模板为根底的办法把测验开发时刻削减了数周，这关于掌握SoC商场少纵即逝的时机分外重要。
在工业开端复苏的今日，对商场时机的快速应变才能是SoC制造业重于一切的要务。在现有条件下获得最大效益的才能，关于制造商依然十分要害。体系兼容性在高效的开发环境及出产测验设备中是一个日益重要的特性，将有助于使出产才能抵达最高水平。厂商经过有用装备一切测验设备，把测验转移到最有用的渠道上进行，不断满意出产条件的改变要求。
随技能的开展和不断改变的商业需求，首要的SoC制造商在杂乱的芯片抵达出产工厂之前，将更多地依托SoC出产导向规划测验流程法来要点重视测验问题，充沛发挥SoC测验渠道的灵活性。经过把先进的测验体系及软件与新规划测验开发出产流程相结合，预期厂商将能够既削减测验本钱，又缩短批量出产时刻。
