确保信号完好性的电路板规划原则
信号完好性 (SI) 问题处理得越早，规划的功率就越高，然后可防止在电路板规划完结之后才添加端接器材。 SI 规划规划的东西和资源不少，本文探究信号完好性的中心议题以及处理 SI 问题的几种办法，在此疏忽规划进程的技能细节。
1 、 SI 问题的提出
跟着 IC 输出开关速度的进步，不论信号周期怎么，简直一切规划都遇到了信号完好性问题。即便曩昔你没有遇到 SI 问题，可是跟着电路作业频率的进步，往后必定会遇到信号完好性问题。
信号完好性问题主要指信号的过冲和阻尼振荡现象，它们主要是 IC 驱动起伏和跳变时刻的函数。也便是说，即便布线拓扑结构没有改动，只需芯片速度变得足够快，现有规划也将处于临界状态或许停止作业。咱们用两个实例来阐明信号完好性规划是不可防止的。
实例之一︰在通讯范畴，前沿的电信公司正为语音和数据交流出产高速电路板 ( 高于 500MHz) ，此刻本钱并不特别重要，因而能够尽量选用多层板。这样的电路板能够完成充沛接地并简单构成电源回路，也能够依据需求选用很多离散的端接器材，可是规划有必要正确，不能处于临界状态。
SI 和 EMC 专家在布线之前要进行仿真和核算，然后，电路板规划就能够遵从一系列十分严厉的规划规矩，在有疑问的当地，能够添加端接器材，然后取得尽或许多的 SI 安全裕量。电路板实践作业进程中，总会呈现一些问题，为此，经过选用可控阻抗端接线，能够防止呈现 SI 问题。简而言之，超标准规划能够处理 SI 问题。
实例之二︰从本钱上考虑，电路板一般束缚在四层以内 ( 里边两层分别是电源层和接地层 ) 。这极大束缚了阻抗操控的效果。此外，布线层少将加重串扰，一起信号线距离还有必要最小以布放更多的印制线。另一方面，规划工程师有必要选用最新和最好的 CPU 、内存和视频总线规划，这些规划就有必要考虑 SI 问题。
关于布线、拓扑结构和端接方法，工程师一般能够从 CPU 制作商那里取得很多主张，可是，这些规划攻略还有必要与制作进程结合起来。在很大程度上，电路板规划师的作业比电信规划师的作业要困难，由于添加阻抗操控和端接器材的空间很小。此刻要充沛研讨并处理那些不完好的信号，一起确保产品的规划期限。
下面介绍规划进程通用的 SI 规划原则。
2 、规划前的准备作业
在规划开端之前，有必要先行考虑并确认规划战略，这样才干辅导比方元器材的挑选、工艺挑选和电路板出产本钱操控等作业。就 SI 而言，要预先进行调研以构成规划或许规划原则，然后确保规划成果不呈现显着的 SI 问题、串扰或许时序问题。有些规划原则能够由 IC 制作商供给，可是，芯片供货商供给的原则 ( 或许你自己规划的原则 ) 存在必定的局限性，依照这样的原则或许底子规划不了满意 SI 要求的电路板。假如规划规矩很简单，也就不需求规划工程师了。
在实践布线之前，首要要处理下列问题，在大都状况下，这些问题会影响你正在规划 ( 或许正在考虑规划 ) 的电路板，假如电路板的数量很大，这项作业便是有价值的。
3 、电路板的层叠
某些项目组对 PCB 层数确实认有很大的自主权，而别的一些项目组却没有这种自主权，因而，了解你所在的方位很重要。与制作和本钱剖析工程师沟通能够确认电路板的层叠差错，这时仍是发现电路板制作公役的良机。比方，假如你指定某一层是 50 Ω阻抗操控，制作商怎样丈量并确保这个数值呢？
其它的重要问题包含︰预期的制作公役是多少？在电路板上预期的绝缘常数是多少？线宽和距离的答应差错是多少？接地层和信号层的厚度和距离的答应差错是多少？一切这些信息能够在预布线阶段运用。
依据上述数据，你就能够挑选层叠了。留意，简直每一个刺进其它电路板或许背板的 PCB 都有厚度要求，并且大都电路板制作商对其可制作的不同类型的层有固定的厚度要求，这将会极大地束缚终究层叠的数目。你或许很想与制作商严密协作来界说层叠的数目。应该选用阻抗操控东西为不同层生成方针阻抗规模，务必要考虑到制作商供给的制作答应差错和附近布线的影响。
在信号完好的抱负状况下，一切高速节点应该布线在阻抗操控内层 ( 例如带状线 ) ，可是实践上，工程师有必要常常运用外层进行一切或许部分高速节点的布线。要使 SI 最佳并坚持电路板去耦，就应该尽或许将接地层 / 电源层成对布放。假如只能有一对接地层 / 电源层，你就只有迁就了。假如底子就没有电源层，依据界说你或许会遇到 SI 问题。你还或许遇到这样的状况，即在未界说信号的回来通路之前很难仿真或许仿真电路板的功能。
4 、串扰和阻抗操控
来自附近信号线的耦合将导致串扰并改动信号线的阻抗。相邻平行信号线的耦合剖析或许决议信号线之间或许各类信号线之间的“安全”或预期距离 ( 或许平行布线长度 ) 。比方，欲将时钟到数据信号节点的串扰束缚在 100mV 以内，却要信号走线坚持平行，你就能够经过核算或仿真，找到在任何给定布线层上信号之间的最小答应距离。一起，假如规划中包含阻抗重要的节点 ( 或许是时钟或许专用高速内存架构 ) ，你就有必要将布线放置在一层 ( 或若干层 ) 上以得到想要的阻抗。
5 、重要的高速节点
推迟和时滞是时钟布线有必要考虑的关键因素。由于时序要求严厉，这种节点一般有必要选用端接器材才干到达最佳 SI 质量。要预先确认这些节点，一起将调理元器材放置和布线所需求的时刻加以方案，以便调整信号完好性规划的指针。
6 、技能挑选
不同的驱动技能适于不同的使命。信号是点对点的仍是一点对多抽头的？信号是从电路板输出仍是留在相同的电路板上？答应的时滞和噪声裕量是多少？作为信号完好性规划的通用原则，转化速度越慢，信号完好性越好。 50MHz 时钟选用 500ps 上升时刻是没有理由的。一个 2-3ns 的摆率操控器材速度要足够快，才干确保 SI 的质量，并有助于处理象输出同步交流 (SSO) 和电磁兼容 (EMC) 等问题。
在新式 FPGA 可编程技能或许用户界说 ASIC 中，能够找到驱动技能的优越性。选用这些定制 ( 或许半定制 ) 器材，你就有很大的地步选定驱动起伏和速度。规划初期，要满意 FPGA( 或 ASIC) 规划时刻的要求并确认恰当的输出挑选，假如或许的话，还要包含引脚挑选。
在这个规划阶段，要从 IC 供货商那里取得适宜的仿真模型。为了有用的掩盖 SI 仿真，你将需求一个 SI 仿真程序和相应的仿真模型 ( 或许是 IBIS 模型 ) 。
最终，在预布线和布线阶段你应该树立一系列规划攻略，它们包含︰方针层阻抗、布线距离、倾向选用的器材工艺、重要节点拓扑和端接规划。
7 、预布线阶段
预布线 SI 规划的根本进程是首要界说输入参数规模 ( 驱动起伏、阻抗、盯梢速度 ) 和或许的拓扑规模 ( 最小 / 最大长度、短线长度等 ) ，然后运转每一个或许的仿真组合，剖析时序和 SI 仿真成果，最终找到能够承受的数值规模。
接着，将作业规模解释为 PCB 布线的布线束缚条件。能够选用不同软件东西履行这种类型的“打扫”准备作业，布线程序能够主动处理这类布线束缚条件。对大都用户而言，时序信息实践上比 SI 成果更为重要，互连仿真的成果能够改动布线，然后调整信号通路的时序。
在其它使用中，这个进程能够用来确认与体系时序指针不兼容的引脚或许器材的布局。此刻，有或许彻底确认需求手艺布线的节点或许不需求端接的节点。关于可编程器材和 ASIC 来说，此刻还能够调整输出驱动的挑选，以便改善 SI 规划或防止选用离散端接器材。
