0 导言
在高压变频器正常运转过程中，假如功率单元呈现毛病，一般的完成办法是将此毛病功率单元旁通，一起让其它两相相应的功率单元也一起旁通，这样使变频器A、B、C 三相输出相电压持平，然后确保线电压持平，使电机的三相电流平衡。可是在旁经过程中，因为一起旁通掉3个功率单元，所以电流冲击较大，或许形成体系过流停机。并且在旁通后高压变频器的输出功率下降较多，因而使电机输出功率减小。
1 中性点偏移技能原理剖析
现在国内生产的高压变频器大多选用功率单元串联叠加多电平，VVVF操控办法。其拓扑结构如图1 所示。A、B、C三相各6 个功率单元，每个功率单元输出电压为577 V，相电压UAO=UBO=UCO=3 462 V，线电压UAB=UBC=UCA=6 000 V。假如呈现恣意1 个功率单元毛病旁通时，必然形成体系不平衡，然后导致体系停机。经过公司研制人员的理论推导及技能剖析，提出了“中性点偏移”的办法。
如图2(此图依照等比例1颐5.77所绘)所示，假如A 相有一个功率单元毛病旁通掉，中性点由O偏移到O忆(虚拟中性点)，经过运算，线电压由本来的1 039.23 V(1 039.23伊5.77=5 996 V)变为978.5 V(978.5伊5.77=5 646)，相视点由120毅变为125.4毅和109.2毅。尽管相电压不持平，可是输出的线电压坚持持平。这样就确保了电机的三相电流平衡。同理假如呈现2 个或3 个单元旁通时，经过杂乱运算，也可完成中性点偏移，然后确保输出的线电压持平。
2 FPGA 中各种功能模块的算法完成
中性点偏移的算法完成，首要是经过现场可编程门阵列(FPGA)和数字信号处理器(DSP)来完成的。DSP 首要收集功率单元的毛病信息并进行处理后，宣布旁通信号、地址和数据信号给FPGA。
FPGA收到这些数据后，做相应处理。中性点偏移的算法完成原理框图如图3所示。其间，DSP选用TI 公司的TMS320F206，FPGA 选用Altera 公司的EP1C6Q240C8。
2.1 芯片简介
TMS320F206 是TI 公司推出的一种DSP 芯片，它是根据TMS320C5x 之上的高速定点数字处理芯片，具有改善的哈佛结构(程序总线和数据总线别离)、高功能CPU及高效的指令集等特色。其首要特性有：CPU具有32 位CALU、32 位累加器、16伊16 位并行乘法器、3 个移位寄存器、8 个16 位辅佐寄存器。存储器具有224 kB 可寻址存储空间、544 B片内DRAM、4 kB 片内SRAM 或32 kB片内快闪存储器。指令速度可达25 ns单指令周期。外围电路有软件可编程定时器、软件可编程等候状况发生器、片内锁相环时钟发生器、同步和异步系列串口等。
EP1C6Q240C8是Altera 公司推出的干流低成本FPGA-Cyclone系列。Cyclone器材选用0.13 滋m的工艺制作，其内部有2 个锁相环(PLL)、20 个M4K RAM块、具有5 980个LE 的逻辑容量、最大用户I/O 为185、支撑高速LVDS 接口，功能可到达311 Mb/s。
2.2 DSP数据处理
当毛病信号(包含IGBT过流，直流过压，无PWM信号等)上传到DSP 中时，DSP对毛病位进行判别，封闭相应毛病功率单元的PWM 信号，然后履行旁通程序，对每个功率单元按次序进行扫描，对有毛病的功率单元进行回忆，然后宣布旁通指令及对应的旁通地址和相应数据。
2.3 地址信号编码和总线数据处理
地址信号分为旁通地址、同步地址、偏移地址，均经过ab[7..0]完成。旁通时A、B、C 三相别离对应一个地址。经过此地址DSP 向FPGA 发送旁通指令、同步数据及偏移数据。地址信号编码如图4 所示。
总线数据包含旁通指令位、同步数据量、偏移数据量，经过数据总线gcm_data[15..0]来接纳，A、B、C 三相别离对应一个地址。在相应地址选通后，DSP 向FPGA 写数据，由FPGA 来保存这些数据，在数据用完后进行清零。如图4 所示，旁通输出数据为gcm_a_pt_ [15..0]、gcm_b_pt_[15..0]、gcm_c_pt_[15..0]，同步和偏移输出数据信号为a_q[15..0]、b_q[15..0]、c_q[15..0]。
在FPGA 中用于查表的地址数据首要用于正弦波查表，改动此地址可生成不同频率的正弦波形。如图4 所示的ab[7..0]有用时，改动gcm_data[15..0] 的值能够发生不同的地址信号a_q[15..0]、b_q[15..0]、c_q[15..0]，此三个地址信号用于正弦波查表的地址输入值。
