将去耦电容直接放在IC封装内能够有用操控EMI并进步信号的完整性，本文从IC内部封装下手，剖析EMI的来历、IC封装在EMI操控中的作用，然后提出11个有用操控EMI的规划规矩，有助于规划工程师在新的规划中挑选最适宜的集成电路芯片，以到达最佳EMI按捺的功能。
现有的体系级EMI操控技能包含：
1. 将电路关闭在一个Faraday盒中(留意包含电路的机械封装应该密封)来完成EMI屏蔽；
2. 在电路板或许体系的I/O端口上采纳滤波和衰减技能来完成EMI操控；
3. 完成电路的电场和磁场的严厉屏蔽，或许在电路板上采纳恰当的规划技能严厉操控PCB走线和电路板层(自屏蔽)的电容和电感，然后改进EMI功能。
EMI操控一般需求结合运用上述的各项技能。一般来说，越挨近EMI源，完成EMI操控所需的本钱就越小。PCB上的集成电路芯片是EMI最首要的能量来历，因此假如能够深化了解集成电路芯片的内部特征，能够简化PCB和体系级规划中的EMI操控。
PCB板级和体系级的规划工程师一般以为，它们能够接触到的EMI来历便是PCB。显着，在PCB规划层面，的确能够做许多的作业来改进EMI。可是在考虑EMI操控时，规划工程师首要应该考虑IC芯片的挑选。集成电路的某些特征如封装类型、偏置电压和芯片的工艺技能(例如CMOS、ECL、TTL)等都对电磁搅扰有很大的影响。本文将侧重评论这些问题，而且讨论IC对EMI操控的影响。
EMI的来历
数字集成电路从逻辑高到逻辑低之间转化或许从逻辑低到逻辑高之间转化进程中，输出端发生的方波信号频率并不是导致EMI的仅有频率成分。该方波中包含频率规模广大的正弦谐波重量，这些正弦谐波重量构成工程师所关怀的EMI频率成分。最高EMI频率也称为EMI发射带宽，它是信号上升时刻而不是信号频率的函数。核算EMI发射带宽的公式为：
F=0.35/Tr，其间：F是频率，单位是GHz；Tr是单位为ns(纳秒)的信号上升时刻或许下降时刻。
从上述公式中不难看出，假如电路的开关频率为50MHz，而选用的集成电路芯片的上升时刻是1ns，那么该电路的最高EMI发射频率将到达350MHz，远远大于该电路的开关频率。而假如IC的上升时刻为500ps，那么该电路的最高EMI发射频率将高达700MHz。众所周知，电路中的每一个电压值都对应必定的电流，相同每一个电流都存在对应的电压。当IC的输出在逻辑高到逻辑低或许逻辑低到逻辑高之间改换时，这些信号电压和信号电流就会发生电场和磁场，而这些电场和磁场的最高频率便是发射带宽。电场和磁场的强度以及对外辐射的百分比，不只是信号上升时刻的函数，一起也取决于对信号源到负载点之间信号通道上电容和电感的操控的好坏，在此，信号源坐落PCB板的IC内部，而负载坐落其它的IC内部，这些IC或许在PCB上，也或许不在该PCB上。为了有用地操控EMI，不只需求注重IC芯片自身的电容和电感，相同需求注重PCB上存在的电容和电感。
当信号电压与信号回路之间的耦合不严密时，电路的电容就会减小，因此对电场的按捺作用就会削弱，然后使EMI增大；电路中的电流也存在相同的状况，假如电流同回来途径之间耦合欠安，必然加大回路上的电感，然后增强了磁场，终究导致EMI添加。换句话说，对电场操控欠安一般也会导致磁场按捺欠安。用来操控电路板中电磁场的办法与用来按捺IC封装中电磁场的办法大体类似。正好像PCB规划的状况，IC封装规划将极大地影响EMI。
电路中适当一部分电磁辐射是由电源总线中的电压瞬变形成的。当IC的输出级发生跳变并驱动相连的PCB线为逻辑“高”时，IC芯片将从电源中吸纳电流，供给输出级所需的能量。关于IC不断转化所发生的超高频电流而言，电源总线始于PCB上的去耦网络，止于IC的输出级。假如输出级的信号上升时刻为1.0ns，那么IC要在1.0ns这么短的时刻内从电源上吸纳满意的电流来驱动PCB上的传输线。电源总线上电压的瞬变取决于电源总线途径上的电感、吸纳的电流以及电流的传输时刻。电压的瞬变由下面的公式所界说：
V=Ldi/dt，其间：L是电流传输途径上电感的值；di表明信号上升时刻间隔内电流的改变；dt表明电流的传输时刻(信号的上升时刻)。
由于IC管脚以及内部电路都是电源总线的一部分，而且吸纳电流和输出信号的上升时刻也在必定程度上取决于IC的工艺技能，因此挑选适宜的IC就能够在很大程度上操控上述公式中说到的一切三个要素。
IC封装在电磁搅扰操控中的作用
IC封装一般包含：硅基芯片、一个小型的内部PCB以及焊盘。硅基芯片装置在小型的PCB上，经过绑定线完成硅基芯片与焊盘之间的衔接，在某些封装中也能够完成直接衔接。小型PCB完成硅基芯片上的信号和电源与IC封装上的对应管脚之间的衔接，这样就完成了硅基芯片上信号和电源节点的对外延伸。贯穿该IC的电源和信号的传输途径包含：硅基芯片、与小型PCB之间的连线、PCB走线以及IC封装的输入和输出管脚。对电容和电感(对应于电场和磁场)操控的好坏在很大程度上取决于整个传输途径规划的好坏。某些规划特征将直接影响整个IC芯片封装的电容和电感。
首要看硅基芯片与内部小电路板之间的衔接办法。许多的IC芯片都选用绑定线来完成硅基芯片与内部小电路板之间的衔接，这是一种在硅基芯片与内部小电路板之间的极细的飞线。这种技能之所以运用广泛是由于硅基芯片和内部小电路板的热胀系数(CTE)附近。芯片自身是一种硅基器材，其热胀系数与典型的PCB资料(如环氧树脂)的热胀系数有很大的不同。假如硅基芯片的电气衔接点直接装置在内部小PCB上的话，那么在一段相对较短的时刻之后，IC封装内部温度的改变导致热胀冷缩，这种办法的衔接就会由于开裂而失效。绑定线是一种习惯这种特别环境的引线办法，它能够接受很多的曲折变形而不容易开裂。
选用绑定线的问题在于，每一个信号或许电源线的电流环路面积的添加将导致电感值升高。取得较低电感值的优秀规划便是完成硅基芯片与内部PCB之间的直接衔接，也便是说硅基芯片的衔接点直接粘接在PCB的焊盘上。这就要求挑选运用一种特别的PCB板基资料，这种资料应该具有极低的CTE。而挑选这种资料将导致IC芯片全体本钱的添加，因此选用这种工艺技能的芯片并不常见，可是只需这种将硅基芯片与载体PCB直接衔接的IC存在而且在规划方案中可行，那么选用这样的IC器材便是较好的挑选。
一般来说，在IC封装规划中，下降电感而且增大信号与对应回路之间或许电源与地之间电容是挑选集成电路芯片进程的首选考虑。举例来说，小间隔的外表贴装与大间隔的外表贴装工艺比较，应该优先考虑挑选选用小间隔的外表贴装工艺封装的IC芯片，而这两种类型的外表贴装工艺封装的IC芯片都优于过孔引线类型的封装。BGA封装的IC芯片同任何常用的封装类型比较具有最低的引线电感。从电容和电感操控的视点来看，小型的封装和更细的间隔一般总是代表功能的进步。
引线结构规划的一个重要特征是管脚的分配。由于电感和电容值的巨细都取决于信号或许是电源与回来途径之间的挨近程度，因此要考虑满意多的回来途径。
电源和地管脚应该成对分配，每一个电源管脚都应该有对应的地管脚相邻散布，而且在这种引线结构中应该分配多个电源和地管脚对。这两方面的特征都将极大地下降电源和地之间的环路电感，有助于削减电源总线上的电压瞬变，然后下降EMI。由于习惯上的原因，现在市场上的许多IC芯片并没有彻底遵从上述规划规矩，可是IC规划和出产厂商都深刻理解这种规划办法的长处，因此在新的IC芯片规划和发布时IC厂商更注重电源的衔接。
抱负状况下，要为每一个信号管脚都分配一个相邻的信号回来管脚(如地管脚)。实践状况并非如此，即使思维最前卫的IC厂商也没有如此分配IC芯片的管脚，而是选用其它折衷办法。在BGA封装中，一种行之有用的规划办法是在每组八个信号管脚的中心设置一个信号的回来管脚，在这种管脚摆放办法下，每一个信号与信号回来途径之间仅相差一个管脚的间隔。而关于四方扁平封装(QFP)或许其它鸥翼(gull wing)型封装办法的IC来说，在信号组的中心放置一个信号的回来途径是不现实的，即使这样也有必要保证每隔4到6个管脚就放置一个信号回来管脚。需求留意的是，不同的IC工艺技能或许选用不同的信号回来电压。有的IC运用地管脚(如TTL器材)作为信号的回来途径，而有的IC则运用电源管脚(如绝大多数的ECL器材)作为信号的回来途径，也有的IC一起运用电源和地管脚(比方大多数的CMOS器材)作为信号的回来途径。因此规划工程师有必要了解规划中运用的IC芯片逻辑系列，了解它们的相关作业状况。
IC芯片中电源和地管脚的合理散布不只能够下降EMI，而且能够极大地改进地弹反射(ground bounce)作用。当驱动传输线的器材企图将传输线下拉到逻辑低时，地弹反射却依然保持该传输线在逻辑低阈值电平之上，地弹反射或许导致电路的失效或许毛病。
IC封装中另一个需求注重的重要问题是芯片内部的PCB规划，内部PCB一般也是IC封装中最大的组成部分，在内部PCB规划时假如能够完成电容和电感的严厉操控，将极大地改进规划体系的全体EMI功能。假如这是一个两层的PCB板，至少要求PCB板的一面为接连的地平面层，PCB板的另一层是电源和信号的布线层。更抱负的状况是四层的PCB板，中心的两层分别是电源和地平面层，外面的两层作为信号的布线层。由于IC封装内部的PCB一般都十分薄，四层板结构的规划将引出两个高电容、低电感的布线层，它特别适合于电源分配以及需求严厉操控的进出该封装的输入输出信号。低阻抗的平面层能够极大地下降电源总线上的电压瞬变，然后极大地改进EMI功能。这种受控的信号线不只有利于下降EMI，相同关于保证进出IC的信号的完整性也起到重要的作用。
其它相关的IC工艺技能问题
集成电路芯片偏置和驱动的电源电压Vcc是挑选IC时要留意的重要问题。从IC电源管脚吸纳的电流首要取决于该电压值以及该IC芯片输出级驱动的传输线(PCB线和地回来途径)阻抗。5V电源电压的IC芯片驱动50Ω传输线时，吸纳的电流为100mA；3.3V电源电压的IC芯片驱动相同的50Ω传输线时，吸纳电流将减小到66mA；1.8V电源电压的IC芯片驱动相同的50Ω传输线时，吸纳电流将减小到36mA。由此可见，在公式V=Ldi/dt中，驱动电流从100mA削减到36mA能够有用地下降电压的瞬变V，因此也就下降了EMI。低压差分信号器材(LVDS)的信号电压摆幅仅有几百毫伏，能够幻想这样的器材技能对EMI的改进将十分显着。
电源体系的去耦也是一个值得特别注重的问题。IC输出级经过IC的电源管脚吸纳的电流都是由电路板上的去耦网络供给的。下降电源总线上电压下降的一种可行的办法是缩短去耦电容到IC输出级之间的散布途径。这样将下降“Ldi/dt”表达式中的“L”项。由于IC器材的上升时刻越来越快，在规划PCB板时仅有能够施行的办法是尽或许地缩短去耦电容到IC输出级之间的散布途径。一种最直接的解决办法是将一切的电源去耦都放在IC内部。最抱负的状况是直接放在硅基芯片上，并紧邻被驱动的输出级。关于IC厂商来说，这不只贵重而且很难完成。可是假如将去耦电容直接放在IC封装内的PCB板上，而且直接衔接到硅基芯片的管脚，这样的规划本钱添加得最少，对EMI操控和进步信号完整性的奉献最大。现在仅有少量高端微处理器选用了这种技能，可是IC厂商们对这项技能的爱好正日积月累，能够预见这样的规划技能必将在未来大规模、高功耗的IC规划中遍及运用。
在IC封装内部规划的电容一般数值都很小(小于几百皮法)，所以体系规划工程师依然需求在PCB板上装置数值在0.001uF到0.1uF之间的去耦电容，可是IC封装内部的小电容能够按捺输出波形中的高频成分，这些高频成分是EMI的最首要来历。
传输线终端匹配也是影响EMI的重要问题。经过完成网络线的终端匹配能够下降或许消除信号反射。信号反射也是影响信号完整性的一个重要因素。从减小EMI的视点来看，串行终端匹配作用最显着，由于这种办法的终端匹配将入射波(在传输线上传达的原始波形)下降到了Vcc的一半，因此减小了驱动传输线所需的瞬时吸纳电流。这种技能经过削减“Ldi/dt”中的“di”项来到达下降EMI的意图。
某些IC厂商将终端匹配电阻放在IC封装内部，这样除了能够下降EMI和进步信号完整性，还削减了PCB板上的电阻数目。查看IC芯片是否选用了这样的技能能够愈加清楚IC的输出阻抗。当IC的输出阻抗同传输线的阻抗匹配时，就能够以为这样的传输线完成了“串联终端匹配”。值得留意的是串联终端匹配的IC选用了信号转化的反射模型。而在实践运用中假如沿传输线方向散布有多个负载，而且有十分严厉的时序要求，这时串联终端匹配就或许不起作用。
终究，某些IC芯片输出信号的斜率也遭到操控。对大多数的TTL和CMOS器材来说，当它们的输出级信号发生切换时，输出晶体管彻底导通，这样就会发生很大的瞬间电流来驱动传输线。电源总线上如此大的浪涌电流必然发生十分大的电压瞬变(V=Ldi/dt)。而许多ECL、MECL和PECL器材经过在输出晶体管线性区的凹凸电平之间的转化来驱动输出级，一般称之为非饱和逻辑，其结果是输出波形的波峰和波谷会被削平，因此减小了高频谐波重量的起伏。这种技能经过提高表达式“Ldi/dt”中的信号上升时刻“dt”项来减小EMI。
总结
经过细心调查%&&&&&%芯片的封装、引线结构类型、输出驱动器的规划办法以及去耦电容的规划办法，能够得出有利的规划规矩，在电路规划中要留意挑选和运用契合以下特征的电子元器材：
· 外形尺寸十分小的SMT或许BGA封装；
· 芯片内部的PCB是具有电源层和接地层的多层PCB规划；
· IC硅基芯片直接粘接在内部的小PCB上(没有绑定线)；
· 电源和地成对并排相邻呈现(防止电源和地呈现在芯片的边角方位，如74系列逻辑电路)；
· 多个电源和地管脚成对装备；
· 信号回来管脚(比方地脚)与信号管脚之间均匀散布；
· 类似于时钟这样的要害信号装备专门的信号回来管脚；
· 选用或许的最低驱动电压(Vcc)，如相关于5V来说能够选用3.3V的驱动电压，或许运用低电压差分逻辑(LVDS)；
· 在IC封装内部运用了高频去耦%&&&&&%；
· 在硅基芯片上或许是IC封转内部对输入和输出信号施行终端匹配；
· 输出信号的斜率受操控。
总归，挑选IC器材的一个最基本的规矩是只需能够满意规划体系的时序要求就应该挑选具有最长上升时刻的元器材。一旦规划工程师做出终究的决议，可是依然不能确认同一工艺技能不同厂商出产的器材电磁搅扰的状况，能够挑选不同厂商出产的器材做一些测验。将有疑问的%&&&&&%芯片装置到一个专门规划的测验电路板上，发动时钟运转和高速数据操作。经过衔接到频谱剖析仪或宽带示波器上的近场磁环路探针能够容易地测验电路板的电磁发射。
