项目布景及可行性剖析
- 项目名称、项目的首要内容及现在的发展状况
项目名称：宽幅图画存储、紧缩与回放体系的研发与开发。本项目首要由两部分构成，包含编码板和解码板的开发与调试。编码板首要完结摄影数据的无损存储和实时紧缩，解码板首要完结紧缩数据的实时解码和PC回放。现在，编码板与解码板可协同作业，完结图画存储、紧缩与解压等基本功用，一起还能在PC上对解压图画进行回放。
- 项目关键技能及立异点
本项目关键技能之一是高速大容量存储通道的规划，该规划摒弃了当时广泛选用的由操作体系操控硬盘进行存储的形式，转而选用FPGA在硬件底层上直接对硬盘进行操控，一起辅以SDRAM作为大容量高速数据缓存，极大地提高了硬盘的存储速率。本体系规划的另一亮点，即选用数据传输与数据紧缩并行作业的办法，完结紧缩码流传输时刻的复用，极大提高了体系功率。在该办法下，数据发送使命由FPGA完结，缩短了DSP在数据发送使命上的时刻开支，做到了图画紧缩和数据传送的并行操作，对相机摄影间隔时刻的缩短起到了首要的效果。
- 技能老练性和牢靠性
在硬件规划上，本项目在规划之初便考虑了体系牢靠性问题，对编码板和解码板选用镜像规划办法，使得体系调试更为简洁，一起也增强了体系的牢靠性。在软件规划上，以FIFO为根底的接口同步计划以及乒乓操作等数据缓存技能的运用，提高了软件在数据处理方面的牢靠性。一起，根据FPGA的SDRAM、ATA外围存储设备操控在本小组地点实验室已是老练技能。咱们对体系接连进行200次摄影存储紧缩实验，所测数据完全正确，这从一个旁边面验证了体系的牢靠性。
项目施行计划
- 计划基本功用框图及描绘
数据存储、紧缩和传输部分：
① 数据存储
宽幅图画数据量巨大，单幅图画约20MB，数据存储介质选用ATA接口标准的固态硬盘。现行ATA接口标准在PIO形式下的存储速率理论值为16.7MB/s，而CCD供给的数字接口速率约为25MHz，因而，体系选用SDRAM作为图画缓存。在硬件结构上，SDRAM和硬盘均由FPGA操控，该模块完结了一条完好的高速大容量存储通道，可在2秒内完结单幅原始图画数据的存储。
② 数据紧缩
因为数据传输选用RS422接口，传输速率有限，不能直接将原始数据进行传输，因而需求进行图画紧缩。体系选用专用JPEG2000紧缩芯片ADV202，在DSP操控下读取硬盘数据，对图画进行分块紧缩。
③ 数据传输
数据传输选用RS422接口，传输速率2Mb/s，在图画紧缩比10:1的状况下，单幅图画紧缩码流传输时刻约8s。本体系选用数据传输与数据紧缩并行作业的办法，完结紧缩码流传输时刻的复用，极大提高了体系功率。在该办法下，DSP操做ADV202对图画进行分块紧缩，并将当时切割图画紧缩数据快速传达SRAM，随后，FPGA操作SRAM从中读出数据，并按RS422接口标准发送。事实上，在FPGA进行数据传输的一起，DSP现已开端下一切割图画的紧缩。这其实是资源与速度交换准则的表现。
图画回放部分：
① 数据接纳
数据接纳首要由FPGA操控完结，有两大使命，一是将有用数据从传输帧结构中提取出来，二是将紧缩图画数据和体系参数数据别离。完结时，FPGA操控两片SRAM乒乓操作完结紧缩数据的接纳，其间每片SRAM担任寄存一幅完好的图画紧缩数据，确保输入数据流和输出数据流接连不断，使得数据接纳愈加高效、安稳。
② 数据解压
数据解压部分全体上同数据紧缩部分红镜像联系，选用专用的JPEG2000紧缩芯片ADV202，在DSP的操控下读取存储在SRAM中的紧缩图画数据，对图画进行分块解压。
③ 数据回放
数据回放部分首要经过PCI接口将图画解压数据和体系参数传至PC进行显现。PCI接口由PCI9054完结，在PCI部分总线端选用Scatter/Gather DMA形式接纳数据。PCI DMA传输时序和DSP并不兼容，因而，同步数据接口选用FIFO存取办法，经过FPGA完结从DSP到PCI数据接纳端口的时序转化。
- 需求的开发渠道
以FPGA为纽带的硬件渠道开发需求FPGA具有丰厚的IO引脚和满足的逻辑资源。本项目在Spartan3系列的FPGA下进行开发，开发软件包含ISE8.2，ChipScope以及ModelSim等。
- 计划施行过程中需求开发的模块
首要开发模块包含：高速缓存体系模块、硬盘操控模块、RS422发送操控模块、数据接纳模块、PCI接口模块等。模块开发首要由仿真和实测两部分构成。
- 体系终究要到达的性能指标
体系终究在10秒内完结一幅宽幅图画的存储、紧缩、传输和回放功用。
