在通讯范畴，跟着中频(IF)频率越来越高，了解输入阻抗怎么随频率而改变变得日益重要。本文解说了为什么ADC输入阻抗随频率而改变，以及为什么这是个电路规划难题；然后比较了确认输入阻抗的两种办法：运用网络分析仪丈量法和运用数学分析办法计算法。本文还介绍了正确运用网络分析仪的进程，而且供给了一个数学模型，其计算成果与实践丈量成果十分挨近。
运用高速ADC进行规划时，常常要考虑这样的问题：“ADC的模仿输入阻抗与频率有何联系？”数据手册只给出对应一个频点的阻抗。假如要处理100 MHz以上的IF，那输入阻抗是多少？输入阻抗是随频率改变仍是坚持不变？
考虑在信号链中运用任何新器材时，输入/输出阻抗一般是让所需的信号链各模块合作妥当的重要标准。关于高速转化器，这一标准已变得十分重要，由于规划(特别是通讯基础设施中的那些规划)已将IF从20MHz基带提高到200MHz以上(假如采样速率为122.88MHz，则处在第4奈奎斯特区)，而且还在不断升高。
2000年曾经，一般“以为”在基带频率，其阻抗很高，达数千欧姆，现在依然如此。但是，跟着规划的IF频率越来越高，时不时会冒出实践阻抗是多少、以及它是否随频率而改变等问题。一般，数据手册将差分输入阻抗规定为一个简略的RC并联组合。但是，并不是一切ADC数据手册都阐明晰它的实在意义。
“有缓冲”或“无缓冲”
考虑输入阻抗的影响时，规划人员一般可以在两类高速ADC之间挑选：有缓冲和无缓冲(即选用开关电容)。虽然有许多不同的转化器拓扑结构可供挑选，但本文评论的使用仅触及流水线架构。
常用的CMOS开关电容ADC无内部输入缓冲器。因而，其功耗远低于缓冲型ADC。外部前端直接连接到ADC的内部开关电容采样坚持(SHA)电路，这带来两个问题。
榜首，当ADC在采样与坚持两种形式之间切换时，其输入阻抗会随频率和形式而改变。第二，来自内部采样电容和网络的电荷注入会将少数信号(与高频成分混合，如图1所示)反射回前端电路和输入信号，这或许导致与转化器模仿输入端相连的元件(有源或无源)产生树立(settling)过错。
图1：此图反映了内部采样电容的时域电荷注入(单端)与频域电荷注入的比照联系。
一般，当频率较低时(<100MHz)，这类转化器的输入阻抗十分高(数千Ω左右)；当频率高于200MHz时，差分输入阻抗下跌至大约200Ω。输入阻抗的虚部(即容性部分)也是如此，低频时的容抗适当高，高频时逐步变小到大约1-2pF。“匹配”这种输入结构是个极具挑战性的规划问题，特别是当频率高于100MHz时。
输入端选用差分结构很重要，尤其是关于频域规划。差分前端规划可以更好地对电荷注入进行共模按捺，而且有助于规划。
选用带输入缓冲的转化器更便于规划。但晦气的一面是这类转化器的功耗更高，由于缓冲器有必要规划得具有高线性和低噪声特性。输入阻抗一般规定为固定的差分R||C阻抗。它由一个晶体管级进行缓冲，该级以低阻抗驱动转化进程，因而明显减小了电荷注入尖峰和开关瞬变。
与开关%&&&&&%型ADC不同，输入终端在转化进程的采样和坚持阶段简直无改变。因而，比较于无缓冲型ADC，其驱动电路的规划简单得多。图2为缓冲型和无缓冲型ADC的内部采样坚持电路的结构简图。
图2: 所示是无缓冲(a)和有缓冲(b)高速流水线ADC采样和坚持电路的比较。
转化器的挑选或许很难，但现在的大部分规划都力求更低功耗，因而规划人员往往选用无缓冲型转化器。假如线性目标比功耗更重要，则一般选用缓冲型转化器。应当留意，不管挑选何种转化器，使用的频率越高，则前端规划就越困难。单靠挑选缓冲型转化器并不能处理一切问题。不过在某些情况下，它或许会下降规划复杂性。
