1-WIRE总线详解

1-WIRE的速度有规范：1MHz(1us)，高速：5MHz(0.2us).

1-WIRE有四种数据包：

1.Reset：每个通讯周期都是由Reset信号开端。Master会先发送Reset Pulse让一切在1-WIRE上的Slave设备进入区分状况，当一个Slave或很多个Slave接纳到Reset Pulse信号之后，Slave会回传一个Presence Pulse信号，用来表明接纳到。
2.Write 0：发送一个“0”bit给Slave(Write 0 time slot)。
3.Write 1：发送一个“1”bit给Slave(Write 1 time slot)。
4.Read Data：Read Data Sequences很像Write 1 Time Slot，但是在Master开释总线线而且从Slave设备读回数据后，Master会取样Bus的状况，透过这种办法Master能够从Slave读回任何0或1的bit。

Reset：一开端Master要跟Slave做任何通讯时，Master会先传送一个低准位的Reset Pulse(TX)of(规范速度：480us；高速：48us)的一段时间。接着Master会开释出总线线并进入接纳方式(RX)，1-WIRE Bus会透过上拉电阻将准位拉回High状况。然后Master在Data Line上会侦测到Rising Edge，此刻任何一个Slave会等候一段时间()(规范速度：15-60us；高速：2-6us)而且传回一个Presence Pulse()(规范速度：60-240us；高速：8-24us)给Master。最终1-Wire Bus又会透过上拉电阻将准位拉回High状况。在此一起Master能够侦测到在线的任何Slave。(6)由下图能够清楚的看到低准位的Reset Pulse和Presence Pulse信号。

Write Data：Write Data的初始化条件是当Master将Data Line由高逻辑准位转换到低逻辑准位时。而Write Time Slot有两种方式：Write 1 Time Slot和Write 0 Time Slot。在一个Write Cycle一切的Write Time Tlot至少有必要有60us的持续时间和1us的恢复时间。在I/O Line下垂之后，Slave设备会在15到60us中心取样。

Read Data：当Data从Slave被读取时，则Master会发生一个Read Time Slot。Read Data的初始化条件是当Master将Data Line由高逻辑准位转换到低逻辑准位时。Data Line坚持Low至少有必要1us。Slave的Output Data最多只能有14us。Master为了读取从Read Slot开端15us的状况，因而有必要中止Driving I/O。在Read Time Slot结束时，I/O Pin将会透过外部的拉升电阻拉回为High的准位。在一个独自的Read Time Slot至少有必要有60us的持续时间和1us的恢复时间。