摘要 根据卫星信号结构、频率特征规划和完结了导航抗搅扰接纳体系中，根据软件无线电的上下变频模块。根据体系的A/D采样频率与转化位数、阻带衰减要求、频率挑选性、增益，输入输出频率在Matlab中建模。确认了DDC和DUC的规划计划，并在硬件上完结，重点是NCO和滤波器组规划，包含梳状滤波器、半带滤波器和补偿滤波器。构建完结体系后进行了仿真验证，可满意体系规划要求。
导航接纳机作为卫星导航体系的首要组成部分，是商场大规模和产业化的中心环节。研讨导航接纳机关键技能，对建造我国有自主知识产权的卫星导航接纳体系有具有现实意义。因而，对用户端接纳机、拓宽运用规模是GNSS研讨的热门。一起卫星导航信号弱、易受搅扰会直接影响卫星导航体系在杂乱搅扰环境下发挥的效果。因而需研发具有抗搅扰才能的接纳体系。本文首要根据卫星信号结构、频率特征规划了导航抗搅扰接纳体系中根据软件无线电的上下变频模块。
1 DDC和DUC的体系规划
导航抗搅扰体系中的数字接纳机所选用的是数字混频正交改换，但该办法在高采样率时，混频后端的滤波器需求较高的滤波器阶数，对硬件资源的要求高，导致运用资源过多、功耗过大等问题。因而在实践的上下变频技能运用中，多速率信号处理滤波器组常挑选CIC积分梳状滤波器级联HB半带滤波器、级联补偿FIR滤波器的组合结构，来满意规划要求。
1.1 规划目标
开发工具选用Xilinx公司的ISE，芯片选用Xilinx公司的FPGA—spantan3E。数字中频信号中心频率为70 MHz，带宽为20 MHz，采样率为90 MHz，滤波器阻带衰减60 dB。下变频中，经NCO供给的20 MHz本振信号混频到零频上，完结4倍的抽取。上变频经过4倍插值，混频到70 MHz中频上，采样率由22.5 MHz升至90 MHz。
1.2 树立DDC和DUC规划计划
首先在Matlab中进行建模，确认滤波器组参数，包含滤波器级数、系数等。滤波器组计划选用2倍多级CIC滤波器抽取，级联2级抽取半带滤波器，终究级联多级补偿FIR滤波器。由此确认半带滤波器和补偿滤波器的系数和级数，幅频特性如图1所示。
由此可得出规划的数字下变频结构如图2所示，包含数控振荡器NCO模块、数字混频器模块、CIC滤波器模块、HB半带滤波器模块和FIR补偿滤波器模块。数字上变频结构是数字下变频的逆进程，两者的作业原理、结构和完结相互对应。
1.3 DDS的规划
为避免运用大容量存储器，能够考虑运用算法来发生正余弦样本。CORDIC算法是一种根据矢量旋转的坐标计算办法。该算法的根本思想是经过一系列固定的、与运算技能相关的视点不断偏摆以迫临所需的旋转视点。它有线性的收敛域和序列的特性，只需迭代次数满意，即可确保成果有满意的精度。当输入90MHz的基准时钟，步进字设为954 437 176(十进制)，将输出2 MHz的正余弦离散波形，图3所示为DDS模块在Modelsim中仿真成果。
与运用ROM查找表法比较，CORDIC算法发生DDS的优势有：(1)一切运算都可经过移位和加减运算完结，无需耗费硬件乘法器资源，易于完结。(2)可运用循环迭代办法，节省硬件资源。(3)可经过流水线法，进步作业频率。
1.4 滤波器组的规划
CIC滤波器的结构简略，没有乘法器，只要加法器，积分器和寄存器，合适作业在高采样率。并且，CIC滤波器是一种根据零极点相消的FIR滤波器，完结上削减了杂乱度与资源耗费，已被证明是在高速抽取或插值体系中的有用单元。
单级CIC滤波器的传递函数为
单级CIC滤波器旁瓣电平较大、阻带衰减较差、下降旁瓣电平，能够选用多级CIC滤波器级联的办法完结。根据Matlab建模要到达60 dB阻带按捺比，需求5级级联。此刻，阻带衰减为单级衰减(13.36 dB)的5倍。由CIC滤波器的传递函数，运用Verilog言语即可写出一个5级、抽取率为2的CIC抽取滤波器和CIC插值滤波器，都由5级积分器和梳状器级联构成。但在用FPGA完结的进程中，Integrator模块里，会呈现溢出问题。在规划进程中为避免数据溢出，有必要相应地扩展数据的位数，以削减差错。有相应公式，内部运算单元宽度
REG_WIDTH=L+Nlog2(DM) (2)
其间，L为数据宽度;D为抽取因子;M为差分推迟。
半带滤波器的实质是FIR滤波器，仅仅有1/2的系数为0，其完结成果与传统的FIR滤波器根本相同，将为零的系数经过推迟单元完结，平等条件下杂乱度更低。因而，在完结时也可经过FIR Compiler IP核来完结。根据Matlab建模的成果，生成定点量化的半带滤波器系数，并写入磁盘，生成coe文件，然后再加载到FIR Complier装备界面中。
在ISE13.1中FIR滤波器的IPCore是FIR Complier，其功用强大，关于半带的抽取、内插、希尔伯特改换等都能完结，其结构包含乘加结构和散布结构。
补偿滤波器是针对CIC滤波器而规划的，因为CIC滤波器并不具有一个平的、宽的通带，而多级CIC滤波器会加重通带的这种不平整，所以为了批改通带内的衰减，能够经过级联一个FIR滤波器对其起伏呼应进行补偿。这个FIR滤波器的起伏呼应取CIC起伏呼应的倒数时，正好能够批改多级CIC滤波器的通带上的敏捷衰降，在扩展其通带带宽的一起进步了阻带衰减。则补偿FIR滤波器的幅值呼应公式为
由此发生FIR滤波器系数，并由FIR Complier生成。
2 体系的集成与验证
2.1 下变频
体系中的各个模块包含数控振荡器模块、5级级联的C%&&&&&%抽取与内插滤波器模块、半带抽取与内插滤波器模块和FIR补偿滤波器模块。终究经过编写顶层文件，完结各个模块的互联，以终究集成导航抗搅扰接纳体系中DUC和DDC的功用。
首先在Matlab中发生一个带宽为20 MHz;中心频率为70 MHz;频谱为矩形的信号，以fs=90 MHz的频率采样，则其频谱将在f轴上以fs为周期延拓，原本在70 MHz的频率上发生的带宽为20 MHz的中频信号则会向左以fs的频率进行周期延拓，并在最靠近零频的负频率轴上发生中心频率为-20 MHz的一个副本。一起因为信号为实信号，将发生-20 MHz与20 MHz上的两个副本，信号的频谱如图4所示。
发生16 384个采样点，将这些数值归一化并转化为4位16进制数值，导入DDC的Testbech中，可验证DDC模块的功用与正确性。如图5所示为Modelsim中的仿真成果，DIN为输入信号，DOUT_Q与DOUT_I为DDC模块的输出信号，分别为正交重量和同相重量，其输出速率下降了75%。
将4 096个同相重量数据和4 096个正交重量数据导入Matlab中进行频谱分析。可观察到输入频谱为矩形的信号，经过DDC后其波形和频谱如图6所示。将输入波形与频谱比照，能够看到，其通带平整度与阻带衰减杰出，契合预期。
2.2 上变频
将DDC的输出信号输入DUC模块中，可对数字上变频模块进行验证，信号速率为22.5 MHz，带宽20 MHz，频谱如图6所示。
将DDC输出的4 096个数据归一化并转化为4位16进制数值，导入DUC的Testbech中。图7为DUC模块对采样率为22.5 MHz，带宽20 MHz的基带信号进行数字上变频的成果。
将16 384个数据导入Matlab中进行频谱分析。可观察到输入频谱为矩形信号，经过DUC后其波形和频谱如图8所示。
上变频后数据速率上升到90 MHz，以70 MHz的采样率进行采样，经过周期延拓后，中心频率在20 MHz上。将输入波形与频谱比照，数字上变频规划的成果契合规划希望。
在资源运用上，芯片Spantan3s1600e能够满意资源需求。其资源占用率如表1所示。
能够看到，Slice的数据在50%～70%之间。此刻，能够最大极限地发挥芯片的功用，也为今后的渠道拓宽留下空间。从上述数据能够看出，Xilinx芯片的资源运用率是可行的。
2 结束语
规划和完结了导航抗搅扰接纳体系中的上下变频模块。介绍了FPGA芯片的挑选以及集成开发环境。并根据导航抗搅扰接纳体系的各种参数，对滤波器组仿真并建模，对DUC DDC中每个模块的FPGA进行规划及功用仿真，经过对整个体系的集成验证，证明成果契合规划要求，根据FPGA的数字变频体系运用规模广泛、通用性高、修正参数便利、资源运用率较少，可用于通讯、信号处理等相关范畴移植。
