跟着20nm SoC已进入开发阶段，14nm、10nm乃至7nm工艺均在逐步推进中。众所周知，在EDA职业，20nm工艺要处理的是支撑两层图形(Double Patterning)的问题。明导公司(Mentor Graphics)董事长兼首席执行官Walden C. Rhines为我们解析14nm级今后工艺所面对的应战，明导公司在该方面有何作为?
据介绍，14nm面对的是FinFET、DFR(design for reliability，可靠性规划)、以及考虑到晶体管级缺点的测验图形的生成。其间，关于FinFET，包含明导在内的多家供货商都在供给相关产品和技能，但能处理后两个问题的产品现在只要本公司在供给。
针对面向DFR的产品方面，明导公司供给的是“Calibre PERC(Programmable Electrical Rule Checker)。这种ERC(电气规矩查验)东西具有用户能够方便地设置自主规划规矩等特色，适用于ESD(静电开释)维护电路、EM(电搬迁)以及多电源区域规划的查看。包含富士通半导体、台积电(TSMC)等在内，许多企业都在运用该产品。
关于第三个问题，明导公司开发出名为 UFDM(user defined fault model)的新式毛病模型，运用其间的“Cell-Aware”(单元辨认)功用，能够处理标准单元内的桥接毛病和开路毛病。现在，遍及运用的 Stuck-at等毛病模型基本上想象的是标准单元的输入输出毛病，归于门级毛病。而运用Cell-Aware功用的毛病模型是晶体管级，能够查看出 Stuck-at模型发现不了的缺点。UFDM运用的测验图形能够由本公司的ATPG(主动测验图形向量生成)东西“Tessent TestKompress”主动生成。AMD公司现已运用UFDM取得了效果。
关于14nm之后的10nm工艺，业界关于是否运用EUV曝光还没有一致观点，但明导公司供给的进步分辨率的东西群“Calibre RET”应该能发挥作用。别的，不仅在两层图形范畴，明导公司在三重图形、四重图形的上色方面也是业界的No.1。
关于更先进的7nm，恐怕有必要要运用EUV。并且，在运用EUV的一起，还要结合以EUV为条件的Calibre RET。关于7nm，电搬迁的影响会变得相当大。面向DFR的产品“Calibre PERC”也必不可少。微细化程度越高，DFR就越重要。进入5nm年代今后，电子束光刻技能将进入视界，但Calibre RET仍必不可少。
