跟着PCB规划的杂乱程度和高速PCB规划需求的不断增加，越来越多的PCB规划者、规划团队挑选Cadence的规划渠道和东西。可是，因为没有 Protel数据到Cadence数据直接转化东西，长时间以来怎么将现有的根据Protel渠道的规划数据转化到Cadence渠道上来一直是处于渠道转化期的规划者所面对的难题。
在长时间实践的根底上，结合现有东西的特色，供给一种将Protel原理图、PCB转化到Cadence渠道上的办法。
1. 运用的东西a) Protel DXP SP4 b) Cadence Design Systems， Inc. Capture CIS c) Cadence Design Systems， Inc. Orcad Layout d) Cadence Design Systems， Inc. Layout2allegro e) Cadence Design Systems， Inc. Allegro f) Cadence Design Systems， Inc. Specctra 2. Protel 原理图到Cadence Design Systems， Inc. Capture CIS在Protel原理图的转化上咱们能够运用Protel DXP SP2的新功用来完结。经过这一功用咱们能够直接将Protel的原理图转化到Capture CIS中。
这儿，咱们仅提出几点经过实践总结出来的注意事项。
1) Protel DXP在输出Capture DSN文件的时分，没有输出封装信息，在Capture中咱们会看到所以元件的PCB Footprint特点都是空的。这就需求咱们手艺为元件增加封装信息，这也是整个转化进程中最耗时的作业。在增加封装信息时要注意坚持与Protel PCB规划中的封装一致性，以及Cadence在封装命名上的约束。例如一个电阻，在Protel中的封装为AXIAL0.4，在后面介绍的封装库的转化中，将被修正为AXIAL04，这是因为Cadence不允许封装名中呈现“。”;再比方DB9接插件的封装在Protel中为DB9RA/F，将会被改为DB9RAF.因而咱们在Capture中给元件增加封装信息时，要考虑到这些命名的改动。
2) 一些器材的躲藏管脚或管脚号在转化进程中会丢掉，需求在Capture中运用库修正的办法增加上来。一般易丢掉管脚号的器材时电阻电容等离散器材。
3) 在层次化规划中，模块之间衔接的总线需求在Capture中命名。即便在Protel中已经在父规划中对这样的总线命名了，仍是要在Capture中从头来过，以保证衔接。
4) 关于一个封装中有多个部分的器材，要注意修正其位号。例如一个74ls00，在protel中运用其间的两个门，位号为U8A，U8B.这样的信息在转化中会丢掉，需求从头增加。
基本上注意到上述几点，凭借Protel DXP，咱们就能够将Protel的原理图转化到Capture中。进一步推行，这也为现有的Protel原理图符号库转化到Capture供给了一个途径。
3. Protel 封装库的转化长时间运用Protel作PCB规划，咱们总会堆集一个巨大的经过实践查验的Protel封装库，当规划渠道转化时，怎么保存这个封装库总是令人头痛。这儿，咱们将运用Orcad Layout，和免费的Cadence东西Layout2allegro来完结这项作业。
a) 在Protel中将PCB封装放置到一张空的PCB中，并将这个PCB文件用Protel PCB 2.8 ASCII的格局输出出来;b) 运用Orcad Layout导入这个Protel PCB 2.8 ASCII文件;c) 运用Layout2allegro将生成的Layout MAX文件转化为Allegro的BRD文件;d) 接下来，咱们运用Allegro的Export功用将封装库，焊盘库输出出来，就完结了Protel封装库到Allegro转化。
4. Protel PCB到Allegro的转化有了前面两步的根底，咱们就能够进行Protel PCB到Allegro的转化了。这个转化进程更切当的说是一个规划重现进程，咱们将在Allegro中重现Protel PCB的布局和布线。
1) 将第二步Capture生成的Allegro格局的网表传递到Allegro BRD中，作为咱们重现作业的起点;2) 首要，咱们要重现器材布局。在Protel中输出Place Pick文件，这个文件中包括了完好的器材方位，旋转视点和放置层的信息。咱们经过简略的手艺修正，就能够将它转化为Allegro的Placement 文件。在Allegro中导入这个Placement文件，咱们就能够得到布局了。
3) 布线信息的康复，要运用Specctra作为桥梁。首要，从Protel中输出包括布线信息的Specctra DSN文件。关于这个DSN文件咱们要注意以下2点：a) Protel中的层命名与Allegro中有所区别，要注意运用文本修正器作恰当的修正，例如Protel中顶层底层分别为Toplayer和 Bottomlayer，而在Allegro中这两层曾称为TOP和BOTTOM;b) 注意在Specctra中检查过孔的界说，并增加到Allegro的规矩中。
在allegro中界说过孔从Specctra中输出布线信息，能够运用session， wires， 和route文件，主张运用route文件，然后将布线信息导入到咱们以及重现布局的Allegro PCB中，就完结了咱们从Protel PCB到Allegro BRD的转化作业。
