三相SPWM的发生一般能够经过三相相位上互差120°的正弦波与三角波比较来完结。三相正弦表能够由三个独立的相位互差120°的正弦表组成，这在规划思路上是简略的，但实践中却有很大的糟蹋。 现在有人选用了分时复用的办法来削减三相正弦表所占用的逻辑门[1]。从正弦波的波形
能够看出，正弦波具有很好的对称性，还能对正弦表再进行优化。
因而，本文提出了使用分时复用以及正弦波的对称性，对三相正弦表进一步优化，以进一步削减正弦表所占用的逻辑门，进步FPGA的使用率。
1 数据的组成
数据组成由分时复用电路和运算电路两部分组成。经过分时复用，使得所需的正弦表削减到原本的1/3，即发生三相正弦波只需一个正弦表。运算电路使用正弦波的对称性，使得完结一个完好周期的正弦波只需1/4周期的正弦表。两者结合，然后完结三相正弦波只需一个1/4周期的 正弦表，到达最大程度的节约资源的意图。
1.1 分时复用原理及其使用
分时复用的原理是各路信号占用同一信道的不一起刻空隙进行信号传输。详细到本电路便是使用对正弦表寻址的高速度，使一个正弦表在不一起刻段查询不同相的正弦波的幅值，以到达削减正弦表所占用的FPGA资源的意图。
电路的详细完结：三路在相位上互差120°的地址数据并行输入，经过一个三选一的挑选器来进行挑选，挑选器的操控端接三进制的计数器[1]。如，计数器为0时，输出的是A相的地址。计数器为1时，输出的是B相的地址。计数器为2时，输出的是C相的地址。因而只要使输入的三相地址周期性改变，就完结了并行输入的三相地址数据在时刻上构成了接连，也就完结了三相地址数据的组成。这样就能够使用一个正弦表来得到三相的正弦值。把正弦表削减到没有选用分时复用时的1/3。该部分电路的仿真波形如图1所示。图中ADDA，ADDB，ADDC分别为A相，B相和C相的相位值。ADDRESS为组成一路后的相位值。
1.2 正弦波的对称性及其使用
由正弦波波形可知，正弦波具有很好的对称性。π/2～π的幅值巨细与0～π/2的幅值巨细相同，仅仅他们在时刻上呈现的次序刚好相反。π～3π/2的幅值与0～π/2的幅值的绝对值相同，极性相反。3π/2～2π部分的幅值与π～3π/2的巨细持平，仅仅时刻上呈现的次序相反。因而，依据正弦波的对称性，只在正弦表ROM中存有相位0～π/2时的幅值。使用0～π/2相位时的幅值发生完好的正弦波波形。 发生正弦波首要需求对正弦表进行寻址，把量化的相位值转化为对应的量化的幅值。因为正弦表ROM中仅存有相位0～π/2时的幅值，而π/2～π，3π/2～2π的绝对值与相位0～π/2的幅值在时刻上呈现的次序相反，因而，要取得π/2～π，3π/2～2π的幅值有必要对相位0～π/2时的幅值进行反向寻址。反相寻址经过地址输入矢量取反来完结[2]。本规划把周期2π量化为8位，即对一个正弦波周期进行256次取样。因而对0～π/2相位寻址所需的地址线为64条。ADDRESS界说为STD_LOG%&&&&&%_VECTOR(7DOWNTO0)，ADDRESS低6位用于对ROM表进行寻址，当地址数据ADDRESS(6)为“1”时，对地址ADDRESS的低6位取反再对ROM寻址。
正弦波的负半周的构成。因为负半周的幅值与正半周的幅值在极性上相反，因而对输出的对应的幅值取反。幅值是否取反由输入的地址数据ADDRESS(7)决议，当ADDRESS(7)为“1”时，对应的输出幅值取反[2]。并把ADDRESS(7)取反作为终究输出的正弦波幅值的最高位。这样做实践上把正弦波向Y轴正方向平移了一个幅值，避免了幅值呈现负值。
这样在分时复用的基础上，经过使用正弦波的对称性，完结了三相数据只需一个1/4周期的ROM即可查询。在分时复用和使用正弦波对称性2个相对独立的模块衔接的过程中有必要考虑到时序的问题。假如仅仅把2个模块简略的衔接到一块，只能发生一相的SPWM，假如时序上解决欠好，发生的三相正弦波精度会受到影响，一个周期的正弦波不再由256个点组成，假如这样，也就失去了优化的含义。
2 数据的别离
由以上可知，从一个1/4正弦波周期的ROM表中能够得到三相相位互差120°的正弦波的幅值，但是因为输入的三相地址在时刻上是接连的，即对ROM表寻址的地址只要一路，因而，尽管得到了三相正弦波的幅值，但是他们是按ADDRESS中各相之间的联系混合在一起的。因而，有必要对所得到的幅值进行别离，才干得到三相正弦波。由波形ADDRESS中各相地址的相互联系可知，别离数据只要把分时复用的组成部分反接即可，仿真波形如图2所示(为了使在同一个波形中能够一起看清DATA中的各项数据，图2对MAXPLUSⅡ的仿真波形的2.0μs之前的输出零部分进行了截去。)图中DATA为依据1/4周期正弦表所得的三相混合数据，DATAA，DATAB，DATAC分别为别离后A相，B相和C相的相位对应的幅值。由三相正弦波幅值之间的相互联系和改变趋势能够得知，输出的数据是正确的。最终把所得的三相数据锁存，再与发生的三角波比较发生三相六路SPWM。
3 结语
由以上剖析及仿真可知，选用一个1/4周期的正弦表完结三相正弦数据的查询是可行的。这将极大的节约所用FPGA的门数，进步其使用率，极大地下降编程的劳动量，且输出的三相正弦波与不使用分时复用和正弦波对称性时比较，精度不受任何影响，每个正弦周期仍是由256个点组成，仅仅正弦波的频率有所下降，这是因为体系的速度和占用面积之间原本便是一种对立。图3是本次规划发生的三相六路SPWM，体系仿真的时钟周期为200ns，因为FPGA的体系时钟频率能够到达很高，所以不会对输出的SPWM频率发生影响。
