芯片的主晶振频率规模一般来说在数据手册（Datasheet）和技能参考手册（Technical Reference Manual）中都有介绍。
你说到的时钟先分频再倍频，这个需求深化到STM32的内部去一探终究了，在其技能参考手册的第7.2节Clocks的一开始有一个表格，时钟树（Figure 8. Clock tree），它彻底地列出来STM32这个芯片内部各个模块的时钟来历以及相关的从属关系。
在这个图的正中央，有一个中心时钟：SYSCLK，它最大频率是72MHz，它的时钟信号通过挑选器SW能够由PLLCLK供给（也可由HIS、HSE供给）。
PLL，毫无疑问，它是用来倍频的，能够*2，*3，*4……*16，它的时钟信号通过挑选器PLLSRC能够由8MHz的高速内部RC振荡器通过二分频供给，也可由PLLXTPRE的挑选器输出供给，而PLLXTPRE的挑选器就接的是咱们的8MHz的高速外部时钟（直接接入或二分频接入）。
总的来说，关于咱们这个板子，若运用高速外部时钟给STM32内核供给时钟源，一般以下两条路：
① [高速外部时钟：8MHz]>>>[不分频：8MHz]>>>>[PLL倍频，2到16倍]>>>[SYSCLK，16MHz-128MHz]
②[高速外部时钟：8MHz]>>>[二分频：4MHz]>>>>[PLL倍频，2到16倍]>>>[SYSCLK，8MHz-64MHz]
咱们注意到，在8MHz外部时钟给PLL之前若分频的话，那么最大（×16）才64MHz，因而，咱们都会给PLL以8MHz的时钟源让其倍频，这样能使它发挥到72MHz的高频率
正因如此，体系时钟总是8的倍数。
咱们看这个芯片的数据手册，马上就能理解，不是必须得接8MHz的晶振的
①高速外部时钟源频率规模(P55-P58)：1MHz~25MHz（有源）；4MHz~16MHz（无源）
②PLL输入时钟源频率规模(P62)：1MHz-25MHz
③PLL输出时钟源频率规模(P62)：16MHz~72MHz
咱们自己规划板子的时分只需满意它的规模就能够了。
例如：咱们能够挑选一个12MHz的无源晶体接到STM32芯片上。
在给STM32进行时钟装备的时分，
①挑选PLLXTMRE的输入源为12MHz/2 = 6MHz
②挑选PLLSRC的输入源为PLLXTMRE的输出6MHz，
③在PLL内进行3到12倍的倍频（最小16MHz，最大72MHz），
终究咱们可挑选的频率就有：18MHz、24MHz、30MHz、36MHz、42MHz、48MHz、54MHz、60MHz、66MHz、72MHz
图示：
