作为斜拉桥首要受力构件的桥梁缆索，因为其长时间暴露在大气之中，外表会遭到严峻的损坏。因而对桥梁缆索外表缺点进行检测至关重要。目前国内的人工检测办法费时吃力、安全隐患大，因而，迫切需求研发一种智能型桥梁缆索外表缺点检测体系。
1 体系整体硬件规划及作业原理
德州仪器公司(TI)推出的TMS320DM642(简称DM642)是专门用于数字媒体运用的TMS320C6000宗族中功用最高的定点DSP（最高作业频率可达720 MHz，处理才干可达5 760 MIPS），具有极强的单核处理才干以及高度的灵活性和可编程性。该芯片除了极强的处理才干外，还具有两级高速缓存L1 Cache和L2 Cache；64 bit的EDMA操控器，担任片内L2Cache与其他外设之间的数据传输； 64 bit EMIF(外部存储器接口)能够方便地与SDRAM、FLASH和UART完结无缝衔接；3个视频专用端口(VP0、VP1、VP2)，可别离装备为2路，最多可完结6路视频收集；支撑PCI、HPI、IIC和EMAC（以太网），通讯便当。其视频的编解码均支撑NTSC/PAL制式，适用于音视频数据的收集和传输、图画处理、机器视觉、多媒体通讯运用等高速运算范畴[1，2]。
根据DM642的桥梁缆索外表缺点检测体系首要由以下几大模块组成：图画收集模块、数据及程序存储模块、图画处理模块、图画传输模块、体系操控模块以及接纳模块等。其首要硬件组成为：3路CCD摄像头、3个图画收集的A/D转化芯片SAA7113、高速图画收集及处理的DSP芯片DM642、图画数据存储器SDRAM、程序存储器FLASH、体系操控模块CPLD芯片EPM3128A、网络化传输芯片LXT971A、地上接纳机（PC）以及其他功用模块等。其硬件框图如图1所示。
体系作业原理为：3路模仿视频经图画传感器（CCD）输入，经过3路A/D转化芯片SAA7113转化为数字信号，经过中心芯片DM642的视频输进口(VP0、VP2)进入DM642的FIFO(先入先出缓存器)，再传输到DM642片外的同步动态存储器中；经过DM642的紧缩编码经以太网口(EMAC)以及物理层收发芯片LXT971A传输到地上服务器(PC)。PC机接纳到图画数据后，便进行图画的解码，并在屏幕上显现，经过图画处理算法完结缺点检测。
本体系选用ALTERA公司MAX3000S系列中的CPLD芯片EPM3128A进行操控。CPLD与DM642、SAA7113、LXT971A、SDRAM、FLASH之间均运用通用可编程的I/O口相连，进行图画收集操控、图画数据的重抽样、地址译码、图画传输操控等，以满意本体系时序杂乱、逻辑操控准确、牢靠收集和传输等要求。
1.1 图画收集模块
因为缆索外表近似为圆柱形，体系中沿缆索机器人均匀安置3个CCD(每个CCD之间的夹角为120°)收集同一时间缆索外表一周的图画。而DM642装备有3个专用的视频端口，每个端口可别离装备为2个通道，最多可完结6路视频的收集，故能满意本体系的要求。
为了一起支撑3路视频信号的收集，本体系中DM642的视频口0（VP0）分红A、B 2个通道，别离作为2个8 bit的视频输入接口；视频口2（VP2）选用A通道作为8 bit的视频输进口，这样便完结了3路视频信号的收集。
体系的图画收集模块首要由：3路视频输入、3路视频A/D转化芯片SAA7113、视频端口的FIFO、I2C总线、同步动态存储器组成。
经摄像头(CCD)输出3路复合视频信号(CVBS)，选用SAA7113专用视频解码芯片完结视频信号解码和转化功用[3，4]。在数字化进程中，由DM642的I2C总线进行操控，其输出格局可由I2C初始化其寄存器来设置。因为DM642的视频输进口只能接纳规范的BT656-YUV4:2:2（8 bit）信号,故在I2C初始化时设置SAA7113的数字化输出格局为BT656的格局，可经过写IIC的寄存器来完结。进入视频端口的数据经过CPLD进行数据格局的转化(Y:U:V 4:2:2转化为4：2：0)，当内部FIFO缓存器满时，发生中止，DM642告诉EDMA（增强直接存储器存取）操控器经过EDMA方法将图画数据存储到SDRAM(同步动态存储器)中。
因为DM642的视频口VP0分红2个8 bit的通道A、B，所以SAA7113和DM642的衔接方法只能选用最简连线的BT656的方法，即不需求水平、笔直、场同步信号线。图2所示为VP0端口的一路视频输入电路图，其他2路与该路根本相同。
其间：输入视频经过J5接口的信号线3、上拉电阻(18 Ω)以及电容(47 nF)，与SAA7113的模仿输入端AI22直接相连；VP0[0-7]为SAA7113的数据输出管脚,与DM642视频口0中的VP0D[2-9]管脚相连；时钟同步信号LLC与DM642视频口0的VP0CLK0相连；SCL和SDA作为I2C接口的时钟线和数据线，别离与DM642的I2C总线接口的时钟和数据线SCL0、SDA0相连；TRST作为复位信号与DM642的复位信号RESET相连；XTAL与XTAL1的管脚直接24.576 MHz的晶振，在VDDA1管脚上供给+3.3 V的电压供电，供芯片正常作业。
1.2 图画存储模块
(1)SDRAM
DM642芯片内部只集成了256 KB的RAM，因而需求在外部存储器接口(EMIF)上扩展存储空间。DM642的EMIF为64 bit的数据总线接口，作业的最高频率为133 MHz，分为4个存储空间(CE0-CE3)，每个有256 MB的寻址空间。它在CE0空间供给了64 bit的SDRAM接口总线(无缝衔接)，分配给外扩的SDRAM运用[5-6]。本体系选用了2片32 bit的HY57V283220T-7 SDRAM芯片(为了契合64 bit的接口，有必要选用2片32 bit的SDRAM)，在片外扩展32 MB的动态存储空间。
SDRAM在CE0空间的详细定位为：0X80000000-0X81FFFFFF。输入模仿视频经数字化后进入视频端口的BT656(Y:U:V 4：2：2)数据流，以便于图画的紧缩编码。在CPLD操控下完结图画数据的重抽样，之后经过EDMA的方法存储到SDRAM中。
(2)FLASH
本体系选用4 M×8 bit的AM29LV320D映射到CE1的低地址空间,用来存储程序，完结体系的自发动。它在CE1空间的详细定位为：0X90000000-0X9007FFFF。DM642的CE1空间被装备成8 bit，以习惯自发动要求。4 MB的存储空间需求22根地址线来寻址,而DM642的EMIF口可用地址线只要20条。其间FLASH的最高2根地址线由DM642的GPIO中的GPIO1、GPIO2来模仿地址线，然后完结FLASH的页选。体系BOOT LOADING时，先从第一页复制1 K的发动代码到DM642，完结芯片初始化，操控GPIO1、GPIO2口线的组合，完结余下代码的导入。
1.3 图画传输模块
在所规划的体系中，3路CCD收集的缆索1周的图画，经数字化后一起送入DM642的视频端口，而且跟着缆索爬高设备的爬高，不断重复收集。收集的图画数据量很大，持续时间较长。假如DM642经过图画处理算法，实时检测图画的缺点，便要运转很多的算法程序，这就给DM642造成了很大的担负，因而本体系DM642仅仅对收集的图画数据进行紧缩编码，并实时传输到地上的服务器（PC），详细图画识别算法在PC机上进行，这就大大减轻了DM642的担负，提高了DM642实时收集、传输的功率。
鉴于高速、很多图画数据的收集，体系选用DM642的网络接口完结传输。该体系中图画分辨率为720×576，帧频为25帧/s，选用H.263紧缩编码算法，紧缩比可达100：1，即数据流可紧缩为：3×720×576×8×25÷100=2 488 340 b/s，约为2 500 kb/s。考虑到以太网传输，数据传输包头、包尾等附加数据，体系最大数据流为3 000 kb/s=3 Mb/s，而选用的网络接口芯片的传输速度为10 Mb/s，故能够完结图画数据的实时处理与传输。
EMAC供给了数据链路层的功用[7]，所以只需求运用一块物理层的网络芯片――以太网PHY收发器LXT971ALC转化信号，经网络变压器与Internet相连，然后把收集到的图画数据发送到地上服务器(PC)，硬件衔接电路图如图3。其间：DM642的各信号线与PHY网络收发器芯片LXT971ALC的对应信号线直接衔接，输出数据经网络变压器13F-60LDNL以及RJ45接口衔接到Internet上，然后发送到PC机。图3中DM642的各信号线阐明如表1。
2 体系软件规划
2.1 体系主程序规划
本体系的软件是在TI公司供给的集成开发环境CCS下开发的。经过XDS510 USB2.0仿真器，将在PC上CCS环境下编写、调试完结的程序烧入DM642的FLASH中，便能够在DM642上电后主动运转履行程序，完结图画的收集、处理与传输，到达缺点检测的意图。
本体系的主程序完结各种寄存器的初始化作业、实时收集并存储摄像机传送来的视频图画，经过DM642的紧缩编码，经过网口发送收集的图画数据，告诉CPLD持续下一次收集直至检测结束。软件规划流程如图4所示。
详细作业进程为：上电后体系程序主动从FLASH装载到DSP的片内RAM中，装载结束，DM642主动调用程序RAM中的代码履行。首要经过I2C总线对A/D芯片SAA7113的作业参数进行设置，在图画收集操控电路(由CPLD完结)的效果下，SAA7113按设定的作业参数获取图画(本体系设定的数据输出流为BT656格局即：Y:U:V 4:2:2)，地址译码电路（由CPLD完结）将数字图画数据从头抽样后存储在片外数据存储器SDRAM中，经DM642实时紧缩处理后，经过网络芯片接口，TCP/IP协议传输到地上的服务器（PC机）。PC机收到图画信号后进行图画解码，在屏幕上显现并将其保存以供后续的图画处理运用。不断重复上述操作，直至检测完结，便可完结图画的实时收集与传输。
2.2 图画紧缩算法规划
视频图画只要经过紧缩后才干正确地经过网络传输。本体系的图画紧缩选用H.263数字图画紧缩算法，由信号处理器DM642来完结。H.263紧缩以帧内改换与帧间猜测相结合的混合编码技能为中心，合适视频流的实时网络化传输，比H.264算法老练、安稳，且完结简略。
因为H.263紧缩规范只需求CIF格局(Y:U:V 4∶2∶0)的视频图画,故需将数字化的720×576 4∶2∶2的图画抽样为352×288 4∶2∶0的视频图画，再写入SDRAM中。此作业由CPLD完结。从头抽样完结后，再由DM642读取SDRAM中的数据进行紧缩编码，输出的视频码流经网口传输到PC上。
本体系H.263紧缩编码规划流程有：编码参数设置，视频数据输入，帧内编码，帧间编码，熵编码和码流输出。编码流程图如图5所示。
3 体系测验及实验成果
将检测设备装在缆索机器人上，用穿插网线衔接DM642以太网口与地上服务器(PC机)，硬件衔接结束后，预备测验。体系上电，跟着缆索机器人的爬高，3路CCD进行图画收集，经DM642的紧缩处理后经过Internet传输到PC机上。PC机接纳到图画信号后，进行图画解码，并在屏幕上显现，完结一次图画的紧缩与解紧缩进程。持续收集下一次，直至完结检测。
网络上的用户也能够直接在远端用IE浏览器观看Web服务器上的摄像机图画，完结对长途图画的实时监控。
经实验证明，本文介绍的根据DM642的缆索缺点图画收集及传输体系能够很好地完结缆索外表图画的收集和网络化传输功用，并在PC机上显现，以供图画处理，到达了预期的方针。该体系具有必定的通用性和扩展性，可用作串口、HPI接口、无线传输等多种传输方法的扩展，一起也可用作其他方针目标的缺点检测。
