摘要
在许多嵌入式体系中一般会需求外接存储器保存数据，例如EEPROM。因为传统的存储器具有功用单一、接口固定、擦写次数有限的特色然后约束了存储器的运用场景和规模。
本文介绍了一种依据TI 新一代MSP430FR 系列MCU 来完结多功用双接口存储器的办法。比较传统存储器 (例如FLASH，SRAM，EEPOM)，FRAM调集了更多的优势，具有更强壮的功用。运用MCU 的灵敏性，用户能够规划出功用强壮，接口灵敏的多功用存储器，用来代替传统嵌入式体系中的EEPROM和RTC 等功用。
1 前语
从2011 年起，TI(德州仪器)公司先后推出了近20 款带FRAM的MSP430 系列MCU – MSP430FRXX。与传统的MCU 比较，该系列MCU 选用新一代的FRAM代替了FLASH 和SRAM。因为FRAM具有读写时刻快，运用寿数长，非易失性，功耗低，抗干扰力强等特色，能够用它来完结传统FLASH+SRAM+EEPROM 完结有困难，或功耗，速度，本钱三者难以和谐的运用。本文介绍的多功用双接口存储器计划，除了完结低功耗快速存储的功用外，还包含RTC，硬件看门狗，AES 数据加/解密，接口扩展等功用。
2 功用介绍
2.1 MSP430FRXX 系列
MCU简介
TI 公司最新一代MSP430FRXX系列MCU 选用了FRAM作为代码和数据存储器，代替传统MCUFLASH+SRAM 的结构，而且其FRAM带有分区办理和ECC 校验功用，增强存储器可靠性，FRAM运行时的低功耗特性，将MCU 的功耗下降至100uA/MHz。除了FRAM外与SCI/IIC/SPI/GPIO/ADC/CMP/TIMER 图2.1 MSP430FRxx 内部框图等一般外设外，其还添加了AES 硬件加解密模块，32 位硬件乘法器等，其他功用指标可详见[1]。
图2.1 MSP430FRxx 内部框图
2.2 FRAM 简介
FRAM (Ferroelectric Random Access Memory) 铁电存储器是新一代的非易失性高速低功耗存储器，和传统的FLASH/EEPROM 存储器比较FRAM具有十分显着的优势：
• 速度快-FRAM的写入时刻比Flash/EEPROM快1000 倍以上， FRAM写入一个字节仅耗时50ns，而FLASH 至少耗时75us，EEPROM更是长达5ms。
• 功耗低-因为FRAM的作业电压只要1.5V，比较FLASH/EEPROM 存储器需求一个升压器把电压升到9-12V，操作FRAM的功耗仅有后者1%或许更低。
• 抗干扰力强-因为FRAM 作业仅需求很少的能量，故FRAM作业起来愈加安稳，不会呈现FLASH 存储器的“Data-tearing”现象。
• 耐久性强(读/写次数)-FRAM的读/写周期数为一百万亿次 (10E15) ，而一般的FLASH/ EEPROM 只要一百万次 (10E6) 。
2.3 MSP430FRXX 系列MCU中FRAM 办理器简介
为了能够充分发挥FRAM速度快，功耗低，掉电不易失，耐久性强的特色， MSP430FR5969 一起为其装备了相同强壮的存储器办理单元。
MSP430FRXX 系列MCU 对FRAM的办理可分为两部分：MPU和FRAM controller。
MPU 是存储器维护单元，其可供给FRAM的分区装备和读/写/履行权限独立操控。假如发生越权读/写/履行，FRAM会遭到维护，一起发生过错中止告诉MCU，进行相应的操作。
图2.2 FRAM controller 与 MPU 结构图
FRAM操控器首要供给FRAM的操作方法办理，ECC 校验和Cache 功用。
ECC 校验可纠正1bit 的过错和检测2bit 以上的过错。 Cache 具有2 个64bit 的缓冲区，当要处理的数据小于8 字节时，CPU 可直接操作Cache，进步体系功率。
2.4 多功用双接口存储器体系功用简介
本文以MSP430FR5969 为例，介绍怎么规划多功用双接口的存储器，该存储器支撑1 个I2C 接口，2 路SPI 接口，2KByte SRAM，AES 加/解密，硬件看门狗，RTC 等功用，两路SPI 可一起拜访该存储器设备。
MSP430FR5969 的功用框图如下:
图2.3 MSP430FR5969 功用框图
运用MSP430FR5969 丰厚的外设，强壮的运算才能和FRAM的存储特色能规划出功用强壮的多接口存储器，其特色包含：
• 64KByte FRAM 非易失性存储器 (代码大约占用8KByte FRAM空间);
ÿÿÿÿÿÿÿÿÿÿ• 2KByte SRAM掉电不保存存储器 (程序占用大约1KByte SRAM);
• 支撑一个I2C 接口拜访，最大支撑速率为100Kbps;
• 最大支撑2 路SPI 接口一起拜访;
• 支撑8 路GPIO 扩展功用，供给上升/下降沿中止接口;
• 支撑128-Bit、192-Bit、256-Bit 硬件AES 加密/解密模块;
• 独立的RTC 模块，供给实时时钟;
• 2 路看门狗守时器输出;
• 可编程电压检测器;
2.5 多功用双接口存储器体系典型运用简介
与传统的双接口存储器比较，运用MSP430FRXX 完结的双端口存储器不只可完结十分高的数据吞吐率(最高到125Kbyte/s)，一起供给数据加密，添加其传输的安全性。存储器的擦写寿数也可从一般的十万次进步到一百万亿次，动态功耗也从2mA 左右下降到100uA 左右。
如下图所示，是双接口存储器运用的典型体系，运用MSP430FRXX 完结后，存储容量可从典型的2Kbyte 扩展到48Kbyte。一起除了完结外部的双端口存储器，还能够将加密芯片，外部RTC，外部WDT 等功用集成在一起完结，使体系结构更优化，更简练。
图2.4 双接口存储器运用场景示意图
除了上文所述的典型双接口存储器运用之外，运用MSP430FRXX 系列MCU 规划的体系还能够一起供给代替存储，增强体系Watchdog，RTC，数据加密等功用。故本文一起发现在许多其他的运用中相同能够运用该计划，进步体系的集成度，优化体系的硬件规划，进步体系软件的灵敏性。比方模块化的数据收集与发布体系，以及依据BLE 的快速数据传输体系。
正如下图所示，其是一个典型的模块化数据收集与发布体系。整个体系分为主操控板，前端数据收集或发布板，人机交互板和无线数据传输板组成。因为这种形式的运用(例如，工业现场多种探测器数据收集体系，分布式播送信息发布体系等)，有一个重要的特色，体系的功用装备需求依据实践环境的需求，能够灵敏的调整模块品种，增减模块数量。故一般在工程上，会将其高度模块化，各个模块均用同一的串行总线(UART，IIC 或许SPI 等)进行通讯。
图2.5 模块化的数据收集与发布体系
在主控板上，均需求多个串行接口的MCU(一般要求支撑到8 个UART/IIC/SPI 及以上)，一起有数据加密的要求，外部RTC 支撑，外部看门狗等，以及EEPROM存储本身和外接模块装备信息。此刻便能够运用MSP430FR59XX 系列MCU+一颗具有多串行接口的MCU 完结主操控板的功用，优化体系的规划。
在无线数据传输板上，其相同需求EEPROM存储模块装备信息的数据和数据加密功用，一起其一般要求有32KB-64KB 的缓存，因为内置RAM32KB-64KB 的MCU 一般在此板上性价比不高，一般会运用外扩RAM 或许FIFO 完结，现在也可经过运用MSP430FR59XX 系列MCU 将这四个功用进行整合，在进步体系功用的情况下，简化体系规划。
在人机交互板上，首要部分是LCD 及按键和LED 的操控支撑，一起需求EEPROM存储模块信息数据。此刻便能够运用MSP430FR57XX 系列MCU 简化体系的规划，而且FRAM可作为SRAM 运用的特性，还能够依据需求合理分配FRAM的数据/代码/存储等空间。
在前端数据收集或发布板上，因为其需求有经常性的数据擦写操作，故其需求的MCU 特色是代码量不大，可是暂时数据量很大，故一般要求MCU 的FLASH 在32KB 左右，而RAM 需求16KB-23KB，在这种情况下，一般依据FLASH 的MCU 很难进行选型，此刻MSP430FR59XX 系列MCU 能够十分好的处理这个问题，一起还能够省去外部存储模块信息的EEPROM。
经过优化后的体系框图如下图所示，能够看出运用MSP430FRXX 系列MCU 后，体系的硬件规划得到了优化，一起面临小FLASH，大RAM这样的MCU 选型难题时，取得了很好的处理;再有便是MSP430FRXX 系列MCU 自带的功用强壮的RTC，数据加解密，WDT 等功用也提到了体系的集成度和功用。
图2.6 MSP430FRXX 系列MCU 模块化的数据收集与发布体系中的运用
再例如在如下所示的BLE 数据传输体系中，当数据传输量较大时，要挑选一颗RAM 十分大的MCU，一般性价比不高。故一般会用到双接口的存储器，这样能够挑选数据处理功用更好的MCU 加一个外接的存储器完结。假如运用MSP430FR59XX，则能够完结存储的功用外，还能够一起完结RTC 与外部WDT，进步体系的可靠性。特别是关于需求数据加密的要求时，能够不修正体系硬件，直接完结。
图2.7 BLE 无线数据传输体系
综上可知，MSP430FRXX 系列MCU 规划的多功用双接口存储器，可广泛的运用在有快速数据传输，经常性数据擦写，以及数据加密要求的运用中。其不只可发挥FRAM速度快已装备的特色，还可给体系带来RTC，外部看门狗，数据加解密等功用。其为体系供给了强壮的数据存储吞吐才能，优化了体系硬件规划，增强了体系扩展功用，处理了小FLASH，大RAM 的MCU 选型等问题。
3 体系规划
3.1 体系框图
依据MSP430FR6969 MCU 规划多功用双接口存储器的体系框图如下:
图3.1 依据MSP430FR5969 的多功用存储器体系框图
• 装备内部数字振荡器(DCO)作业在8MHz 最高主频，为MCLK，SMCLK 别离供给8MHz 的时钟源;
• 装备eUSCI_A0，eUSCI_A1 别离作业在SPI 接口从形式，选用MCLK 作为时钟源，最大支撑1Mbps 的通讯速率;
• 装备eUSCI_B0 作业为I2C 接口从形式，7-BIT 地址，MCLK 时钟源，最大支撑100Kbps 的通讯速率
• 装备2 个DMA 通道从FRAM存储器传输数据到eUSCI_A0 和eUSCI_A1，完结SPI 接口的数据的接纳，无需CPU 参加;
• 装备1 个DMA 通道从FRAM存储器传输数据到eUSCI_B0，完结I2C 接口的数据的接纳，无需CPU 参加;
• Port3 装备为GPIO 扩展端口，支撑上升/下降沿中止;
• 使能硬件AES 加密模块，完结AES 加密/解密功用;
• 使能TIMERA0 作业在接连形式，运用CCP0 和CCP1 完结2 路WDT 守时器输出;
• 使能ADC 模块，装备TIMERA1 作业在守时器形式触发ADC 采样，完结电压检测功用，最大支撑2 个电压点的检测;
• 使能RTC 模块，完结RTC 功用。
3.2 管脚界说
依照3.1 的功用规划，挑选40QFN 封装的MSP430FR5969，可对其管脚分配如下。
• 图3.2 MSP430FR5969 引脚分配
3.3 存储器分配
MSP430FR5969 片上支撑64Kbytes 的FRAM存储器，其寻址规模为:
0x4400~0x13FFF; 因为MSP430 的复位地址为0xFFFF, 故该地址和中止向量表
把存储器分为两部分： 0x4400~0xFF7F, 0x1000~0x13FFF。
在本文的规划中依照下表来分配FRAM存储器：
依据上表的存储器空间规划可得出存储器分配图，如下图所示：
图3.3 MSP430FR5969 FRAM 存储器分配
MSP430FR5969 的SRAM 存储器容量共有2kBytes，其寻址空间为0x1C00-0x23FF，区分出1K 作为AES 加密/解密模块运用，具体的RAM 空间区分如下：
具体的SRAM 空间功用区分如下图所示：
图3.4 MSP430FR5969 SRAM 存储器分配
3.4 功用模块装备
MSP430FR5969 完结的多功用双接口存储器的各个功用都能够进行使能和装备，其装备参数保留在0xF800~0xFF7F 功用模块装备区。装备寄存器规划如下表：
3.5 体系装备寄存器
功用模块使能寄存器：FUNCITON_EN，基地址0xF800，偏移地址0x0000。该寄存器用来界说本设备使能的功用模块，共16BIT,低8BIT 表明功用模块的使能/封闭。
3.6 I2C 接口阐明
体系支撑1 路I2C 接口拜访。I2C 接口数据格局为7BIT 地址，8BIT 数据，START 信号后的一个字节是设备地址，后两字节为寄存器地址。该接口参照I2C 总线的读写操作规范规划，最高支撑100Kbps 的通讯速率。
设备共有4 个7 位I2C 设备地址，别离对应4 个不同的功用模块，如下表所示：
各功用模块的寄存器描绘详见各功用模块的介绍，I2C 设备地址可依据需
要依照I2C 协议规范规矩的器材地址规矩更改。
3.7 SPI 接口阐明
体系支撑最多2 个SPI 接口一起拜访，接口SPI0 初始化为敞开，接口SPI1可由用户敞开或许封闭。
SPI 接口由9 个根本指令字进行操作操控，这9 个根本指令字能够经过SPI总线操控体系。SPI 形式为CS 下降沿发动，MOSI/MISO 上升沿收集，MSB。则MOSI 引脚上数据的第一个字节为指令字，后续字节为数据。
指令字的长度为一个字节，依据其含义与操作不同，后续会有跟从地址字节，数据字节和伪字节。一切的传输必须在CS 引脚的上升沿之前完结，一切的读指令都能够在恣意时钟位完结，一切的写、编程、擦除指令在一个字节的鸿沟后才完结，不然指令将不起作用。当芯片正在被编程、擦除或写入状况寄存器的时分，除了“读状况”指令，其它一切的指令都会被疏忽直到擦写周期完结。SPI 操作状况寄存器S7~S0 指示当时SPI 操作的状况，用户能够经过读/写状况指令来拜访该寄存器。
4 功用模块规划
4.1 铁电(FRAM)存储器
在本体系中，将MSP430FR5969 片上FRAM存储器地址的
0x6400~0xE3FF 共32Kbytes 规模规划成专用的FRAM存储器。将该段存储器分红8 个页面，每个页面4Kbytes。主机能够经过I2C 或SPI 拜访这个区域的存储器。
4.2 RTC 模块
4.2.1 功用描绘
RTC 模块完结实时时钟、日历功用，其供给一个可编程的时钟输出，一个中止输出。具体功用如下：
• BCD 格局输出秒、分、时、星期、月、年;
• 支撑512HZ，256HZ 两种可编程输出频率;
•支撑校准逻辑，依照+4-PPM 或-2-PPM 的步长进行精度校准。
4.2.2 RTC 模块寄存器描绘
RTC 模块有16 个8 位寄存器，一个可主动增量的地址寄存器。一切16 个
寄存器规划成可寻址的8 位并行寄存器，但不是一切位都有用。当一个RTC 寄
存器被读时，一切计数器的内容将被锁存，在传送条件下，能够避免对时钟/日
历数据的误操作。RTC 模块寄存器阐明见下表：(基地址 : 0xE400)
4.3 AES 加密模块
数据加密是存储运用体系的重要功用，可必定程度维护数据在存储和传输中的安全，可是因为一般加密功用都需求很多的加法，乘法，移位的数学和逻辑运算，会给体系带来巨大的功用和功耗应战。MSP430FR5969 自带的硬件AES 模块则处理了功用与功耗的对立，经过硬件方法，在不添加CPU 担负的情况下，有硬件完结速度更快，而且下降体系的功耗。
MSP430FR5969 的AES 加密模块可供给128BIT 数据的128BIT，192BIT 或许256BIT 长度的密钥加密和解密(FIPS PUB 197 规范)。其加/解密功用如下表：
4.3.1 AES 加密/解密模块寄存器列表(基地址 : 0xF400)
4.3.2 AES 加密/解密模块操控寄存器(偏移地址 : 0x00)
4.4 电压检测器模块
本设备经过MSP430FR5969 内部12BIT 高精度ADC 完结电压检测功用，
TIMER1 用来守时触发ADC 转化，并依据转化成果设置相应的报警引脚。本设
计中最大支撑两路电压检测。
4.4.1 电压检测模块寄存器描绘(基地址 : 0xF000)
4.4.2 电压检测模块操控寄存器(偏移地址 : 0x00)
4.4.3 电压检测模块电压门限寄存器 VTRIPNX(16Bit)
4.5 WDT模块
本体系运用MSP430FR5969 的TIMERA0 完结一个外部看门狗功用。支撑最大两个看门狗输出。 本规划中选用片上 VLO(10KHz)作为TIMERA0 的时钟源，设置TIMERA0 作业在接连形式，用户设置WDT0_VALx 来装备看门狗的周期。当TIMERA0 计数值抵达WDT0_VALx 时，设置对应的看门狗输出管脚。用户向看门狗操控寄存器的写入CLR1 和CLR0 位会铲除对应的看门狗计数器。
4.5.1 看门狗模块寄存器描绘(基地址 : 0xEC00)
4.5.2 看门狗模块操控寄存器(偏移地址 : 0x00)
4.5.3 看门狗溢出周期寄存器 WDTN_VAL(32Bit)
5 软件规划
依据MSP430 FRAM系列MCU 完结多接口存储器的软件规区分为两部分
进行，软件流程规划和代码完结。
5.1 软件流程图
依据上文所述的体系功用规划和具体规划，以及软件流程图，能够简单完结体系功用，故完结的C 代码在本文中就不具体描绘。若对本文所述的计划和内容感兴趣，请联络德州仪器半导体取得进一步支撑。
