跟着体系规划杂乱性和集成度的大规模进步，电子体系规划师们正在从事100MHZ以上的电路规划，总线的作业频率也现已抵达或许超越50MHZ，有一大部分乃至超越100MHZ。现在约80% 的规划的时钟频率超越50MHz，将近50% 以上的规划主频超越120MHz，有20%乃至超越500M。
当体系作业在50MHz时，将发生传输线效应和信号的完好性问题；而当体系时钟抵达120MHz时，除非运用高速电路规划常识，不然根据传统办法规划的PCB将无法作业。因此，高速电路信号质量仿真现已成为电子体系规划师有必要采纳的规划手法。只要经过高速电路仿真和先进的物理规划软件，才干完结规划进程的可控性。
传输线效应
根据上述界说的传输线模型，归纳起来，传输线会对整个电路规划带来以下效应。
• 反射信号Reflected signals
• 延时和时序过错Delay Timing errors
• 过冲(上冲/下冲)Overshoot/Undershoot
• 串扰Induced Noise (or crosstalk)
• 电磁辐射EMI radiation
1 反射信号
在高速电路中,信号的传输如上图所示,假如一根走线没有被正确完结(终端匹配)，那么来自于驱动端的信号脉冲在接纳端被反射，然后引发不行预期效应，使信号概括失真。当失真变形非常明显时可导致多种过错，引起规划失利。一起，失真变形的信号对噪声的灵敏性增加了，也会引起规划失利。假如上述状况没有被满足考虑，EMI将明显增加，这就不单单影响本身规划成果，还会构成整个体系的失利。
反射信号发生的首要原因：过长的走线；未被匹配完结的传输线，过量电容或电感以及阻抗失配。
2 延时和时序过错
信号延时和时序过错表现为：信号在逻辑电平的高与低门限之间改动时坚持一段时刻信号不跳变。过多的信号延时或许导致时序过错和器材功用的紊乱。
一般在有多个接纳端时会出现问题。电路规划师有必要确认最坏状况下的时刻延时以确保规划的正确性。信号延时发生的原因：驱动过载，走线过长。
3 过冲
过冲来源于走线过长或许信号改动太快两方面的原因。尽管大多数元件接纳端有输入维护二极管维护，但有时这些过冲电平会远远超越元件电源电压规模，损坏元器材。 
4 串扰
串扰表现为在一根信号线上有信号经过期，在PCB板上与之相邻的信号线上就会感应出相关的信号，咱们称之为串扰。
信号线间隔地线越近，线间隔越大，发生的串扰信号越小。异步信号和时钟信号更简单发生串扰。因此解串扰的办法是移开发生串扰的信号或屏蔽被严峻搅扰的信号。
5 电磁辐射
EMI(Electro-Magnetic Interference)即电磁搅扰，发生的问题包括过量的电磁辐射及对电磁辐射的灵敏性两方面。EMI表现为当数字体系加电运行时，会对周围环境辐射电磁波，然后搅扰周围环境中电子设备的正常作业。它发生的首要原因是电路作业频率太高以及布局布线不合理。现在已有进行 EMI仿真的软件东西，但EMI仿真器都很贵重，仿真参数和边界条件设置又很困难，这将直接影响仿真成果的准确性和实用性。最一般的做法是将操控EMI的各项规划规矩应用在规划的每一环节，完结在规划各环节上的规矩驱动和操控。
防止传输线效应的办法
针对上述传输线问题所引进的影响，咱们从以下几方面谈谈操控这些影响的办法。
1 严格操控要害网线的走线长度
假如规划中有高速跳变的边缘，就有必要考虑到在PCB板上存在传输线效应的问题。现在遍及运用的很高时钟频率的快速集成电路芯片更是存在这样的问题。处理这个问题有一些根本原则：假如选用CMOS或TTL电路进行规划，作业频率小于10MHz，布线长度应不大于7英寸。作业频率在50MHz布线长度应不大于1.5英寸。假如作业频率抵达或超越75MHz布线长度应在1英寸。关于GaAs芯片最大的布线长度应为0.3英寸。假如超越这个规范，就要经过软件仿真来定位走线.走线的准确长度需物理软件(如:PADS等)操控.
2 合理规划走线的拓扑结构
处理传输线效应的另一个办法是挑选正确的布线途径和终端拓扑结构。当运用高速逻辑器材时，除非走线分支长度坚持很短，不然边缘快速改动的信号将被信号骨干走线上的分支走线所歪曲。一般景象下，PCB走线选用两种根本拓扑结构，即菊花链(Daisy Chain)布线和星形(Star)散布。
关于菊花链布线，布线从驱动端开端，顺次抵达各接纳端。假如运用串联电阻来改动信号特性，串联电阻的方位应该紧靠驱动端。在操控走线的高次谐波搅扰方面，菊花链走线作用最好。但这种走线办法布通率最低，不简单100%布通。实践规划中，咱们是使菊花链布线中分支长度尽或许短，安全的长度值应该是：Stub Delay = Trt *0.1
星形拓扑结构能够有用的防止时钟信号的不同步问题，但在密度很高的PCB板上手艺完结布线好不容易。选用主动布线器是完结星型布线的最好的办法。每条分支上都需求终端电阻。终端电阻的阻值应和连线的特征阻抗相匹配。这可经过软件仿真核算，得到特征阻抗值和终端匹配电阻值。
3 遏止电磁搅扰的办法
很好地处理信号完好性问题将改进PCB板的电磁兼容性(EMC)。其间非常重要的是确保PCB板有很好的接地。对杂乱的规划选用一个信号层配一个地线层是非常有用的办法。此外，使电路板的最外层信号的密度最小也是削减电磁辐射的好办法，这种办法可选用表面积层技能Build-up规划做PCB来完结。表面积层经过在一般工艺 PCB 上增加薄绝缘层和用于贯穿这些层的微孔的组合来完结 ，电阻和电容可埋在表层下，单位面积上的走线密度会增加近一倍，因此可下降 PCB的体积。PCB 面积的缩小对走线的拓扑结构有巨大的影响，这意味着缩小的电流回路，缩小的分支走线长度，而电磁辐射近似正比于电流回路的面积；一起小体积特征意味着高密度引脚封装器材能够被运用，这又使得连线长度下降，然后电流回路减小，进步电磁兼容特性。
4 其它可选用技能
为减小集成电路芯片电源上的电压瞬时过冲，应该为集成电路芯片增加去耦电容。这能够有用去除电源上的毛刺的影响并削减在印制板上的电源环路的辐射。
当去耦电容直接连接在%&&&&&%的电源管腿上而不是连接在电源层上时，其滑润毛刺的作用最好。这便是为什么有一些器材插座上带有去耦电容，而有的器材要求去耦%&&&&&%距器材的间隔要满足的小。
任何高速和高功耗的器材应尽量放置在一起以削减电源电压瞬时过冲。
假如没有电源层，那么长的电源连线会在信号和回路间构成环路，成为辐射源和易感应电路。
走线构成一个不穿过同一网线或其它走线的环路的状况称为开环。假如环路穿过同一网线其它走线则构成闭环。两种状况都会构成天线效应(线天线和环形天线)。天线对外发生EMI辐射，一起本身也是灵敏电路。闭环是一个有必要考虑的问题，由于它发生的辐射与闭环面积近似成正比。
要详细施行以上一切的经历办法,人工核算是无法完结的,经过软件仿真和EDA软件操控。
