在船只交管和楼宇保安等视频监控中，为了快速判别某图画来自何时何处，一般会在图画上叠加时间地址信息，这些信息一般是若干个字符。完结此功用的字符叠加器一般选用分立的集成电路或专用OSD芯片来完结。本文提出一种根据CPLD的简易字符叠加器，具有成本低、抗干扰性能好等特色，适用于视频监控。因为选用了CPLD器材，增强了体系集成度和规划灵活性。
体系组成及基本原理
这种字符叠加器的体系方框图如图1所示。图中CPLD选用ispLSI1016，完结地址生成、总线切换、并串转化、地址锁存等中心功用。外围器材还包含微操控器、显现缓存RAM、以及RS-232串口电平转化芯片等。
其间，字符时钟供给CPLD固定的时钟信号，以确保CPLD在必定的时序下正常作业，并发生视频叠加所需的各种信号。微操控器选用AT89C52，其在场同步脉冲的外中止触发下，在视频信号回扫消隐期间，接纳上位PC机经过串口下传的字符信息，写入显现RAM中。也可根据上位PC机的指令将固化在其内部FLASH ROM中的点阵字符信息直接写入显现RAM中。场、行同步脉冲是字符显现的基准，所以输入的视频信号先经同步别离电路别离进场、行同步脉冲。视频同步别离器选用LM1881，该芯片可以别离出PAL、NTSC、SECAM制式视频信号中的复合同步信号、场同步信号、消隐信号、奇偶场信号。此芯片也适用于非规范的视频信号。视频切换是将两路视频信号合成为一路视频信号，若关于数字信号可选用数据选择器，但关于模仿信号来说，只能选用模仿开关，其原理如图2所示。当没有字符操控信号的时分，将视频输入X0和输出X短路，即视频信号直通，若此刻字符操控信号输入端有字符信号时，则将输出端X与可调理的固定电平X1相连。本规划中选用的是CD4066，显现缓存RAM选用一般的8位RAM。RS-232串口电平转化选用MAX232。
CPLD芯片的内部逻辑规划
CPLD内部电路首要由守时、并串转化、地址总线切换以及地址锁存等组成。
守时部分
该部分由八分频器、行计数器、列计数器以及消隐处理单元组成。
因为CPLD器材内部未内置时钟振荡器，所以其主振信号选用外部现已整形的脉冲信号。此规划中选用了带驱动的方形石英振荡器。经过核算，点时钟脉冲应该为8MHz左右。
将外部发生的时钟脉冲作为最高点脉冲。因为RAM的数据总线宽度是8位，这儿将点脉冲进行8分频，得到字符脉冲，完结此功用的是一个3位同步计数器。然后再对字符时钟进行6位二进制计数，即列计数，由此可以知道一行横向最多可以显现64个英文字母或许32个汉字(遭到CPLD容量和显现RAM空间的约束)，完结此功用的是一个6位同步计数器。以上两个计数器的清零端接外部的行同步脉冲的反相信号。当行同步信号到来的时分，扫描进入回扫期，这时两个计数器都清零并不再计数，直到行同步信号消失。6位同步计数器计满需求52μs，正好与我国电视规范扫描正程时间持平。对其用外部行同步信号清零，则可以确保发生的字符信号与外部视频信号坚持同步。此外，再用一个9位同步计数器来完结对行同步脉冲的计数，并用视频信号的场同步脉冲反相信号对其清零，该行同步计数器取值应小于312。最终，将行计数器和列计数器的输出顺次接在显现RAM地址线上，建立起扫描时间和显现RAM单元的联络，即显现RAM成了屏幕显现的映象。当扫描线扫到某固定方位，一起读出显现RAM相应单元的数据，这样就可以在屏幕上恣意方位显现字符。
并串转化部分
该部分由并串转化单元和字符输出单元组成。
因为显现RAM的数据宽度是并行8位，所以为了视频叠加需求把它转化成串行的视频数据流，即需求一个并串转化电路。本文电路由一个带置数端的8位移位寄存器构成。当8分频的字符时钟到来时，将数据总线上显现RAM送出的8位字符数据存入寄存器，随后用点脉冲将数据逐个移出。为了确保在扫描回程中没有视频信号呈现，字符输出单元将串行的视频数据流和行同步、场同步以及地址切换信号相与后再输出字符信息。 地址总线切换部分
因为并串转化部分需求不断从显现RAM中读取数据，以便转化成相应的视频数据流，一起微操控器也需经过随时修正显现RAM中的内容以到达改动屏幕显现的意图，显现RAM需求可以处理两条总线上的内容。为了使只要一条数据地址总线的一般RAM可以处理两条总线上的数据，需求有地址信号切换电路，这儿选用双16位数据选择器。为了屏幕显现不受总线切换的影响，则要求总线切换必须在扫描逆程进行。 地址锁存部分
因为MCS-51系列的微操控器总线是数据地址复用的，而本规划中的微操控器选用的又是总线操控方法，所以地址和数据信号需求选用锁存器进行别离。在本规划中，将锁存器也置入CPLD内部，从而使外部的电路变得更简略。
关于该CPLD芯片的逻辑规划一般可选用硬件描绘言语VerilogHDL或VHDL来完结，亦可选用如本规划中的原理图输入法来完结。
微操控器程序的规划
初始化程序首要用于体系的初始化装备、敞开外中止及对显现RAM的铲除，其流程及外部中止子程序流程图如图3、图4所示。
实践证明，经过以上硬件和软件规划，该字符叠加器在视频监控中可以完结很好的作用。特别是因为选用了CPLD器材，大大增强了规划的灵活性。
