1、预分频与转化时刻
在一般情况下，ADC的逐次比较转化电路要到达最大精度时，需求50kHz~200kHz之间的采样时钟。在要求转化精度低于10位的情况下，ADC的采样时钟能够高于200kHz，以取得更高的采样率。
ADC模块中包括一个预分频器的ADC时钟源，它能够对大于100KHz的体系时钟进行分频，以取得适宜的ADC时钟供给ADC运用。预分频器的分频系数由ADCSRA寄存器中的ADPS位设置的。一旦寄存器ADCSRA中的ADEN方位“1”（ADC开端作业），预分频器就发动开端计数。ADEN位为“1”时，预分频器将一向作业；ADEN位为“0”时，预分频器一向处在复位状况。
AVR的ADC完结一次转化的时刻见表6.2.5。从表中能够看出，完结一次ADC转化一般需求13-14个ADC时钟。而发动ADC开端第一次转化到完结的时刻需求25个ADC时钟，这是因为要对ADC单元的模仿电路部分进行初始化。
当ADCSRA寄存器中的ADSC方位位，发动ADC转化时，A/D转化将在随后ADC时钟的上升沿开端。一次正常的A/D转化开端时，需求1.5个ADC时钟周期的采样坚持时刻（ADC初次发动后需求13.5个ADC时钟周期的采样坚持时刻）。当一次A/D转化完结后，转化成果写入ADC数据寄存器，ADIF（ADC中止标志位）将被置位。在单次转化形式下，ADSC也一起被清零。用户程序能够再次置位ADSC位，新的一次转化将在下一个ADC时钟的上升沿开端。
当ADC设置为主动触发办法时，触发信号的上升沿将发动一次ADC转化。转化完结的成果将一向坚持到下一次触发信号的上升沿呈现，然后开端新的一次ADC转化。这就确保了使ADC每隔必定的时刻距离进行一次转化。在这种办法下，ADC需求2个ADC时钟周期的采样坚持时刻。
在自在接连转化形式下，一次转化结束后立刻开端一次新的转化，此刻，ADSC位一向坚持为“1”。
2、ADC输入通道和参阅电源的挑选
寄存器ADMUX中的MUXn和REFS1、REFS0位实际上是一个缓冲器，该缓冲器与一个MCU能够随机读取的暂时寄存器相连通。选用这种结构，确保了ADC输入通道和参阅电源只能在ADC转化进程中的安全点被改动。在ADC转化开端前，通道和参阅电源能够不断被更新，一旦转化开端，通道和参阅电源将被确认，并坚持满足时刻，以确保ADC转化的正常进行。在转化完结前的最终一个ADC时钟周期（ADCSRA的ADIF方位“1”时），通道和参阅电源又开端从头更新。
留意：因为A/D转化开端于置位ADSC后的第一个ADC时钟的上升沿，因而，在置位ADSC后的一个ADC时钟周期内不要将一个新的通道或参阅电源写入到ADMUX寄存器中。
改动差分输入通道时需特别留神。一旦确认了差分输入通道，增益放大器需求125µs的安稳时刻。所以在挑选了新的差分输入通道后的125µs内不要发动A/D转化，或将这段时刻内转化成果丢掉。经过改动ADMUX中的REFS1、REFS0来更改参阅电源后，第一次差分转化相同要遵从以上的时刻处理进程。
1）当要改动ADC输入通道时，应该恪守以下办法，以确保能够挑选到正确的通道：
在接连转化形式下，总是在发动ADC开端第一次转化前改动通道设置。虽然输入通道改动发生在ADSC位被写入“1”后的1个ADC时钟周期内，但是，最简略的办法是比及第一次转化完结后再改动通道的设置。但是因为此刻新一次的转化现已主动开端，所以，当时这次的转化成果仍反映前一通道的转化值，而下一次的转化成果将为新设置通道的值。
2）ADC电压参阅源
ADC的参阅电压（VREF）决议了A/D转化的规模。假如单端通道的输入电压超越VREF，将导致转化成果接近于0x3FF(1023)。ADC的参阅电压VREF能够挑选为AVCC或芯片内部的2.56V参阅源，或许为外接在AREF引脚上的参阅电压源。
假如将一个外部固定的电压源连接到AREF引脚，那就不能运用任何的内部参阅电源，不然就会使外部电压源短路。外部参阅电源的规模应在2.0V到AVCC-0.2V之间。参阅电源改动后的第一次ADC转化成果或许不太精确，主张扔掉该次转化成果。
