要害：
1，尽管每个小组可以优化部分功耗，但单个团队不或许创建出一个低功耗规划。反之，任何一个小组都或许炸毁这种尽力。
2，功率估量是一种准确的科学。可是，只要当你具有了一个完好规划和一组正确的矢量后，这种概念才为真。
3，对任何问题而言，处理器一般是能效最低的办法，但由于它们具有了功用多重性，一般可以用最小面积取得完结。
4，电源分配网络应可以在不损及电压完好性的状况下，坚持负载。
曩昔十年来，功率已经成为一个要害的规划考虑，并在工程师规划与验证体系方面带来了一些巨大的应战。物理学不再供给免费便车。
功率是能量被耗费的速率，这在十年前还不是抢手，但今日已是一个重要的规划考量。体系的能耗会带来热量、耗尽电池、添加电能分配网络的压力，而且加大本钱。移动核算的开展最早推动了对下降能耗的希望，但能耗的效应现在已远远超出这个规模，或许在业界带来一些最大的结构性改动。关于服务器农场、云核算、轿车、芯片，以及依赖于动力获取的泛在式传感器网络，这都是一个要害性问题。
忽然改动的原因是，物理学已把工艺技能带到了90nm以下标准。可是，跟着结点标准越来越小，电压下降，然后形成功率的相应下降。一般，即便开发人员添加了更多功用，功率预算也会坚持不变。在更小标准下，电压的缩放愈加困难，无法坚持。当电压接近于阈值电压时，开关时刻就会添加。为补偿这一问题，规划人员会下降阈值电压，但这样做显着添加了走漏电流和开关电流。
规划流程中的每个阶段都对功耗有影响，从软件架构到器材物理。尽管每个小组都可以做部分的功耗优化作业，但没有一个团队可以独自创建出一个低功耗规划。反之，任何一个团队都或许炸毁低功耗的尽力。这种状况就产生了一种对协同与交叉学科东西的新需求。功率问题不再止于芯片。它们广泛互连结构、电路板与体系规划、电源操控器等诸方面。当时的EDA东西并非按功率概念而树立，这意味着规划人员要选用改善型办法，而不是从头开端的新办法。
物理原理的人物
一只芯片耗费的功率是开关（或动态）功率和无源（或走漏）功率之和。功率的动态成分源于规划的容性负载。当某个线网从0转化到1时，这个成分经过一个PMOS晶体管充电。从电源取得的能量等于容性负载与电压平方的乘积。体系将这个能量的一半存储在电容中；另一半则耗散在晶体管上。关于从1至0的转化，不会从电源取得更多能量，但电荷要耗散在NMOS晶体管上。假定结点以频率F改动，则动态功率为FCLVDD2，其间，CL是容性负载，VDD是电压。尽管也存在其它办法的动态功率，但它们要小得多。
由于电压是平方项，因而下降电压有适当显着的作用。不幸的是，功用也与电压相关，由于添加电压会添加栅极的驱动VGS-VT，其间VGS是栅源电压，VT是阈值电压。运用较陈腐的技能时，走漏功率并不显着。但跟着器材标准的减小，许多区域中的走漏变得愈加显着，包含栅极氧化物隧穿、亚阈值电压、反偏结点、栅极导致的漏极走漏，以及因热载流子注入而产生的栅极电流等。
二氧化硅是常用的绝缘材料。在低厚度水平下，电子可以隧穿它。这种联系是指数型的，意味着厚度折半，走漏增至四倍，在晶体管标准降到130nm以下之前，这还不是一个问题。用高k电介质替代二氧化硅可以供给附近的器材功用，取得更厚的栅级绝缘体，然后下降了这个电流。
晶体管有一个栅源阈值电压，低于这个电压时，经过器材的亚阈值电流就会呈指数倍下降。当下降电源电压以削减动态功耗时，阈值电压也减小，然后使栅极电压摆幅低于器材关断的阈值。亚阈值传导会随栅极电压呈指数式改动。
在分散区和阱之间，或在阱与基材之间的一个反偏结构，会产生小的反偏结走漏。在MOS晶体管漏极结上的高电场效应会产生栅极导致的漏极走漏，这一般要用制作技能来处理。栅极电流走漏的原因是短沟道器材的阈值电压漂移，并与器材中的高电场有关。对这个效应的操控首要也是靠制作技能。
规划人员要在动态功耗和静态功耗之间做一个折中。下降电压会减小动态功耗，但添加了静态功耗。咱们来看一只手机内的典型芯片。当器材作业时，走漏要占所耗费功率的大约10%；其它90%是动态功耗。但当手机处于待机方式时（或许占到总时刻的90%），芯片中的动态功耗就很少。因而，尽量减小两种功耗有着相同的重要性。
各种器材的功耗方面在持续地改善。例如，在相同频率下，三星的28nm低功耗工艺比45nm低功耗工艺的动态功耗与待机功耗都削减了35%，与选用45nm低功耗的体系单芯片规划比较，28nm工艺在相同频率下的动态功耗下降了60%.台积电28nm高功用低功耗工艺的待机功耗要比其40nm低功耗工艺低40%以上。一起GlobalFoundries公司为其28nm结点供给了三种功率水平（图1）。
图1，台积电的28-HPL工艺待机功耗较40-LP工艺低40%以上。而Global Foundries则为其28nm结点供给了三种功率水平
摩尔定律持续有用，芯片在每个器材中封装了更多功用。据Open-Silicon的营销总监Colin Baldwin称，客户可以用近似的单位本钱和两倍的功用，规划出下一代器材，尽管总功耗会添加，但单只器材的功耗是下降的。时钟频率是别的一个缓慢上涨的变量，但在许多市场上增速都慢于工艺。Open-Silicon发现，大多数用户企图在稍微添加整体功耗的状况下，集成更多的功用。因而，要坚持相同的总功耗，就要看规划流程的其它部分中可以节约的能耗。
优化与比较
规划包含了预算与优化。预算可以对多个或许的完结挑选做出比较。别的，优化可以主动完结，或许可以在各种笼统水平上，用东西辅佐完结。Apache/Ansys使用工程总监Arvind Shanmugavel以为，只要当具有了一个完好规划和一组正确的矢量时，功率预算才是一种准确的科学。在未完结规划曾经，依据界说，一切事物都是一种即将在规划中产生的估量。在规划前期的功率预算阶段，应着眼于大的和相对的改动，而不是肯定的值。Atrenta公司的工程总监Venki Venkatesh以为，可以预期在RTL（寄存器传输级）到硅片之间有20%的误差，而从门到硅片有10%的误差。
假如某个东西表明，一种或许的计划会较另一种计划耗费更少的总能量，则这种概述一定是正确的；不然，东西就或许促进挑选了次级的计划。与面积和功用不同，功率是矢量相关的，因而或许需求运转屡次仿真，来取得有关规划活动的一种典型性样本。例如，考虑两种挑选，一种是为音频处理器加随机数据，一种是用更多的典型语音数据。图2给出了一个有限脉冲呼应滤波器中几个寄存器的转化动作（参考文献1）。关于一个不会损坏数据相关性的架构，语音数据开关电容的次数要比随机输入数据少80%.由于这些暂时的相关性，运转次序或许形成切换动作的巨大差异。
图2，关于一个不会损坏数据相关性的架构，语音数据开关电容的次数要比随机输入数据少80%.由于这些暂时的相关性，运转次序或许形成切换动作的巨大差异。
不过，有些公司以为可以用计算办法取得近似值，即选用来自计数器或其它可辨认逻辑片的预期活动。现在，功耗优化有许多种办法，大多数为RTL或以下。Shanmugavel称，时钟门控是尽量削减动态功耗的常见技能。堵截某个电路的时钟，可阻挠一个规划中时钟或寄存器的切换动作。另一种技能是选用电压岛，它下降了规划的作业电压，然后使开关元件的动态功耗前后比值为电压前后比值的平方。规划者将电压岛用于芯片的某些区域，这些区域的功用与速度不是要害，这样可以节约功耗。
DVFS（动态电压/频率缩放）是迄今最为杂乱的动态功率操控技能。这种办法会依据负载的需求，改动有用作业电压和频率。在高负载状况下，电压与频率处于额定状况，芯片或设备为满负荷作业。在低负载状况下，电压或频率减缩，以低速作业，然后取得了较低的动态功耗。规划者可经过软硬件计划的组合，完结这种技能。
片芯上的稳压器满意了对多种动态与静态功率的需求。各IC一般有片外的稳压模块，可供给动态状况下需求的电压与电流。可是，规划者越来越多地选用片芯上的稳压器，由于电压域的数量在添加，这些电压域更快呼应需求的要求也在添加。
堆叠IC间的彼此通讯尽量削减了信号互连，它是低功耗规划中一种新式的趋势。Apache的Shanmugavel以为，制作商一般是将处理器和存储器堆叠在一个硅刺进层上，用TSV（硅通孔）做衔接。这些刺进层供给了片芯之间的低%&&&&&%信号互连，然后下降了I/O的动态功耗。跟着3D IC的本钱开端下降，以及规划者关于热效应有了更多的了解，整个职业都将呈现一个向3D %&&&&&%的搬迁。
要尽量削减静态功耗，规划者可以选用电源门控办法，为一个待机状况的设备节约最多的走漏功耗。封闭功用单位的时钟可下降动态功耗，但单元依然有走漏功耗。规划者有必要在规划完结曾经，了解有关电源门控的几个折中问题。
削减走漏功耗的一种最陈旧技能是用高阈值电压门代换标称阈值电压的门。在CMOS中，亚阈值走漏与阈值电压成反比。较高阈值电压器材的走漏包络低于较小阈值电压的器材，但支付的价值是较大的推迟。规划者有必要做一个细心的权衡剖析，才干用此技能取得最佳的削减走漏作用。
别的一种下降静态功耗的办法是有源反偏，它是添加CMOS门中基材结点的偏置电压，然后下降走漏电流。这种偏置技能根本上是在待机方式期间添加一个单元或整个芯片的阈值电压，然后削减走漏功耗。为了感受一下这些技能的选用率，Synopsys经过自己的一个“全球用户查询”，收集了用户数据（图3）。
图3，为了感受一下这些技能的选用率，Synopsys经过自己的一个“全球用户查询”，收集了用户数据。例如，最左上方一栏表明10%的受访者具有数据中心和网络，作为选用反偏置或阱极偏置的首要使用。留意百分比大于100，由于查询会收到多个答案。
除RTL优化以外，规划者还在开发一些能在体系级上做预算和架构研讨的东西。功率是一个体系级的问题，有些规划者发现，不能用今日做芯片拼装和验证的自下而上办法来看待功率问题。曩昔，规划者规划芯片是为了取得最大的灵活性，以现在规划芯片的本钱，这种灵活性仍是一个重要的考虑方面。但和其它一切方面相同，灵活性也会带来本钱。对任何问题而言，处理器一般是能效最低的办法，但由于它们具有了功用多重性，一般可以用最小面积取得完结。
验证
功率还添加了另一层杂乱性，这便是规划者有必要做验证。它需求额定的东西支撑，制作商们现在正匆忙地在市场上推出这些东西。功率会在规划中添加一些新的器材，如阻隔逻辑、功率开关、电平转化器以及坚持单元等。
不过，Synopsys小功率验证营销总监Krishna Balachandran以为，功率优化也或许牵涉到次序RTL转化，有必要用源RTL作验证。短少这种验证或许导致芯片上的体系不作业，或走漏高于预期值。仿真办法或许太慢，没有性价比，且不彻底，然后不能对功率优化做彻底的验证掩盖。传统办法等效东西的方针一般是组合式改换的验证，不适合于功率优化所需求的那种改动。大多数商用的办法验证东西还受制于容量和功用的约束，有必要战胜这些约束，才干处理低功耗规划的杂乱电源架构，以及数百种电源域。为满意这些新的要求，有必要开展一类具有大容量和高功用的全新办法等效东西，方针是对次序改换的验证。
Eve – USA的总经理LauroRizzatti表明，功率优化也给EDA供货商带来了应战。许多低功耗技能一般都不能取得与RTL仿真或模仿的共同，它笼统了电压的任何概念。规划者有必要改造这些数字东西，使其支撑功率方针以及低功耗优化完结技能。
电源分配网络
Silicon Frontline Technology公司营销副总裁Dermott Lynch以为，功率器材的典型运转功率在70%~90%，然后有10%~30%的整体系损耗。而Rambus公司半导体业务部副总裁兼首席技能官Ely Tsern弥补说，比较活跃的功率方式转化合作精密的电源域，会使部分供电电流有更快的转化，然后给灵敏的部分电路带来更大的di/dt电源噪声，尤其是那些模仿电路。
但Shanmugavel正告说，在任何状况下，电源分配网络都应可以在不损及电压完好性状况下，坚持负载的供电。例如，当一个大局时钟转化和一个功用单元上电去完结某项作业时，就呈现了一个瞬态电流的需求。这种瞬态电流或许是额定电流的3倍~5倍，详细要看功用模块状况，这给电源分配网络带来了一个巨大的负荷，有必要验证在这些状况下，网络上的瞬态电压噪声。
