跟着处理器被增加到传统FPGA中，可编程性被增加到ASIC中，FPGA和ASIC的分界线日益含糊。
FPGA变得比之前愈加盛行了。现在的FPGA不再仅仅查找表（LUT）和寄存器的简略组合了，它现已成为体系探究的架构，以及验证未来ASIC规划架构的桥梁。
从根本的可编程逻辑器材到杂乱的SoC器材，当今的FPGA宗族阵营极端巨大。在包含轿车和其它运用的AI、企业网络、航空航天、国防和工业主动化等各种运用范畴，FPGA使得芯片制造商能够在必要时以更新的办法布置施行体系。在这种规范、协议和最佳完结依然在探究中，而且要求具有本钱竞争力的新式商场中，FPGA的灵敏性至关重要。
这便是赛灵思决议在其Zynq FPGA中增加ARM内核以创立FPGA SoC的原因地点，Aldec商场总监Louie de Luna表明。“最重要的是，供货商现已改善了东西流程吗，这使得人们对Zynq产生了很大的爱好。他们的SDSoC开发环境看起来很像C言语，对开发人员很友爱，由于运用程序一般是用C言语编写的。他们将软件功用放到开发环境中，答运用户将这些功用分配到详细的硬件上。”
其间有些FPGA不仅仅像SoC，他们本身便是SoC。
“他们或许包含多个嵌入式处理器、专用核算引擎、杂乱接口以及大容量存储器等，”OneSpin SoluTIons归纳验证产品专家Muhammad Khan说。 “体系架构师规划并运用FPGA的可用资源，就像他们在ASIC上所做的那样。规划团队运用归纳东西将他们的System Verilog、VHDL或System C RTL代码映射到根底逻辑元素中。关于大部分规划进程来说，专门针对FPGA或ASIC或全定制芯片的规划差异正在削减。”
ArterisIP首席技能官Ty Garibay十分了解这一演化。“赛灵思2010年开端在Zynq上实践这种路途，他们界说了一款产品，把ARM SoC的硬宏归入到了其时现有的FPGA中，”他说。 “然后，Altera招募了我做根本上相同的作业。它的价值建议在于许多客户都想要SoC子体系，可是SoC的特性特别是处理器那部分并不合适归纳到FPGA中。将这种等级的功用嵌入到实践的可编程逻辑中令人望而生畏，由于它简直用尽了整个FPGA的资源。可是它能够作为整个FPGA芯片的一小部分或一小部分，作为一个硬性的功用而存在。虽然你没有为SoC供给真实可重构逻辑的才能，可是它们能够经过软件编程，以这种办法改动功用。”
“这意味着，这种结构能够一同具有软件可编程功用、硬宏和硬件可编程功用，他们能够一同作业，”他说。 “这类期间有一些适当抱负的方针商场，特别是在低本钱的轿车操控范畴，在这种体系中一般都会以中等功用的微操控器调配FPGA，现在客户会说，‘我现在能够将整个功用放到FPGA芯片的硬宏上，以削减电路板空间，削减BOM并下降功耗。’”
这也契合曩昔30年FPGA的发展趋势。开端的FPGA仅仅可编程结构和一组I/O。跟着时刻的推移，内存操控器、SerDes、RAM、DSP和HBM操控器都慢慢地被硬化了。
Garibay说：“FPGA供货商一贯在持续增加芯片面积，一同也在持续增加越来越多的硬逻辑，这些逻辑被适当大份额的客户群遍及运用。现在，这些硬逻辑改变成软件可编程器材。在ARM SoC之前增加的大多数东西都是不同办法的硬件，首要与I/O有关，但也包含DSP，DSP有满意的运用方案，因而，经过将DSP硬化，能够节约可编程逻辑门。”
商场或许性
这种办法根本上现已把FPGA变成了具有多种或许性的瑞士军刀。
“假如你往回看，FPGA仅仅一堆LUT和寄存器，而不是门，”NetSpeed Systems商场和事务开发副总裁AnushMohandass说。 “这里有一个典型问题。假如您将任何通用器材和专用器材进行比较就会发现，通用核算能够供给更大的灵敏性，而专用核算能够供给功用或功率优势。赛灵思和Altera一贯企图越来越多地交融通用核算和专用核算，他们注意到，简直每个FPGA客户都具有DSP和某种办法的核算。所以他们在FPGA里边加入了ARM内核、DSP内核，还加入了一切不同的PHY和常用模块，他们把这些东西硬化了，使得功率更高，而且功用曲线变得更好。”
这些新功用为FPGA在各种新式商场和现有商场中发挥重要效果打开了大门。
“从商场视点来看，您能够看到FPGA必定会进入SoC商场，”Synopsys的高档营销总监Piyush SancheTI表明。 “是做一个FPGA仍是做一款老练的ASIC牵扯到经济问题。它们的鸿沟开端变得含糊不清，咱们看到越来越多的公司 – 特别是在某些商场上 – 正在在量产阶段运用本钱更低的FPGA。”
从历史上看，FPGA首要用于原型阶段，在出产用处而言，它仅限于航空航天、国防和通讯根底设施等商场，SancheTI说。 “现在商场正在扩展到轿车、工业主动化和医疗设备。”
AI：一个蓬勃发展的FPGA商场
一些体系供货商/OEM选用FPGA，期望优化其IP或AI/ML算法功用。
NetSpeed的Mohandass表明：”他们想要打造自己的芯片，对其间许多人来说，做ASIC或许有点吓人。他们也或许不想花费3000万美元的晶圆本钱来取得芯片。对他们来说，FPGA是一个有用的切入点，他们具有共同的算法、自己的神经网络，他们想要工程化，看看它是否能够供给他们所期望的功用。”
西门子子公司Mentor的Catapult HLS归纳与验证高档产品营销司理Stuart Clubb表明，现在AI运用面对的应战是量化。 “需求什么样的网络？ 我怎样树立这个网络？ 什么样的内存架构？ 即使你只要几层神经网络，当你取得许多选用若干系数的数据之后，很快就会转化成为数百万个系数，存储带宽也会变得十分恐惧。没有人真实知道正确的架构是什么。假如你不知道答案，你必定不会直接上来就规划一个ASIC。”
在企业网络范畴，最常见的问题是暗码规范好像一贯在改动。Mohandass表明：“与其测验构建一颗ASIC，不如将暗码引擎放在FPGA中规划。“或许，假如您在全球网络中进行任何类型的数据包处理，FPGA依然能够为您供给更多的灵敏性和更多的可编程性。这便是灵敏性的用武之地，他们也现已利用了这种灵敏性。你能够称之为异构核算，它看起来依然像一个SoC。”
新规矩
跟着新一代FPGA SoC的投入运用，旧规矩不再适用了。“详细来说，假如你还在电路板上进行调试，那就太掉队了，”Clubb指出。 “虽然在开发板上进行调试被以为是一种本钱较低的解决方案，但这是在前期阶段运用的手法：‘它是可编程的，您能够在它上面放置一个示波器，调查一下现象，看看产生了什么。假如发现了一个过错，我能够修正它，在一天内修正代码，然后将它从头烧录到电路板上，然后再定位下一个bug，‘这太张狂了。在职工的时刻不被视为本钱的许多公司，办理层不会购买模仿器或体系级东西或调试器，由于’我付了钱让这个人完结作业，我会一贯训他，直到他努力作业。‘”
这种行为依然很常见，Clubb说，由于有许多公司实施10%的末位筛选，以鞭笞每个职工好好干活。
可是，FPGA SoC是真实的SoC，需求严厉的规划和验证办法。 “器材可编程不会真实影响规划和验证，”Clubb说。 “假如你要规划一颗SoC，你能够依照我听许多客户说起过的‘乐高’工程，选用框图式的办法。我需求一颗处理器、一块内存、一颗GPU、一些其他零件、一个DMA内存操控器、WiFi、USB和PCI，这些都是您拼装用的’乐高‘积木。费事之处在于有必要验证它们能够作业，而且能够一同作业。”
不过，FPGA SoC体系开发人员正在敏捷把握SoC从业者们重视的验证办法。
“由于［运用FPGA］的本钱更低，所以FPGA SoC体系开发人员的考虑办法和传统的芯片SoC开发人员不同，传统SoC开发人员的处理思路是’这将花费我200万美元，所以我最好做好万全的预备‘，“Clubb说。 “可是假如你花费200万美元开发FPGA，没搞对，现在你将需求花费三个月的时刻修正这些bug，这也是需求考虑的本钱。开发团队有多大？要花多少钱？没有及时上市的赏罚是什么？这些都是十分难以明晰量化的本钱。假如您处于消费范畴，需求在圣诞节期间及时上市的产品上简直不或许运用FPGA，所以这有一个不同的优先级。在定制芯片中做一款SoC需求面对巨大的全体本钱和危险，因而越来越少见了。众所周知，这个职业正在整合，大玩家越来越少。每个选手都有必要找出一种办法完结自己的规划，这些FPGA SoC能够协助完结这一方针。”
新的折衷挑选
SancheTI说，许多工程团队不介意替换方针器材。“咱们看到许多公司创立RTL并对其进行验证，但简直不知道他们终究会挑选FPGA仍是ASIC，由于这个决议或许会变许屡次。你能够从FPGA开端，当到达必定数量后，假如ASIC本钱更低，就转到ASIC上。”
这种局势关于今日的AI运用范畴特别遍及。
eSilicon营销副总裁Mike Gianfagna表明：“加快AI算法速度的技能还在发展中。人工智能算法其完成已存在了很长一段时刻，可是现在，咱们在运用AI方面突然间变得愈加杂乱，而且能够十分奇特地以挨近实时的速度运转它们。开端的AI算法运转在CPU上，然后搬运到了GPU上。GPU也能够以为是一种可编程器材，虽然它具有必定的通用性。GPU架构拿手并行处理，由于图形加快运算便是并行核算，所以在GPU上跑AI算法很便利，由于AI根本上便是并行处理。在很大程度上来说，GPU的确很好，可是它依然是一种通用的办法，你能够在必定的功耗下取得必定程度的功用。现在，有些人接下来要转向FPGA运转AI算法，由于FPGA能够供给比GPU更好的专用电路，而且功用和成效上都能得到提高。ASIC在功耗和功用方面最为超卓，由于您具有能够完全满意您的需求的自界说架构，不多不少，显着最好。”
人工智能算法很难映射到芯片上，由于它们简直总是在改动。就这一点能够看出，做一款全定制的ASIC完全不达时宜，由于芯片出厂时老的算法就现已过期了。“FPGA显着能够很好地应对这种状况，由于你能够对它们进行从头编程，这样对芯片的贵重出资就不会吊水漂了。”Gianfagna说。
这里有一些自界说的内存装备，以及某些像卷积和转置存储等能够再次运用的子体系功用，因而，虽然算法或许会更改，但某些块不会更改，能够一次又一次地运用。考虑到这一点，eSilicon正在开发一款具有软件剖析功用、能够查验AI算法的机箱，方针是能够更快速地为特定运用挑选最佳架构。
“运用FPGA，能够灵敏地替换机器或许引擎，由于您或许会遇到一种新的神经网络，挑选ASIC则要承当危险，由于你或许无法取得灵敏性，”eSilicon知识产权工程副总裁Deepak Sabharwal说。 “可是，FPGA在容量和功用方面总是受到限制，所以用FPGA无法真实到达产等第规范。 你能够用它做试验，对事物分组，但终究你将不得不选用一颗ASIC。”
嵌入式LUT
曩昔几年，还有一种器材类型取得了必定前进，即嵌入式FPGA，它将可编程性集成到ASIC中，一同将ASIC的功用和功耗优势增加到FPGA中。
Flex Logix公司首席执行官Geoff Tate表明：“在FPGA SoC中，处理单元的芯片面积相对较小，在方框图中看起来，份额有大有小，可是在实践的光刻图中，依然首要是FPGA。不过，有一类运用和客户，FPGA逻辑单元和SoC其余部分的正确份额应该是FPGA更小，使得它们既具有RTL可编程性，一同芯片尺寸更具本钱效益。”
这种办法在航空航天、无线基站、电信、网络、轿车和视觉处理等范畴，特别是在人工智能运用上取得了适当的重视。 “算法改动十分快，以至于芯片从晶圆厂流片回来时就简直现已过期了，”Tate说。 “有了嵌入式FPGA，能够让规划人员更快地迭代他们的算法。”
在轿车从司机驾车办法向自主驾驭轿车的演化中，这种含义特别显着。Achronix体系工程副总裁Raymond Nijssen表明，虽然失效和老化问题引起了许多重视，但首要的应战在于坚持“高雅的降级”。 “跟着时刻的推移，功用和质量会产生改动，规范也会产生改动。比方一个相对较新的需求是轿车需求辨认小孩过马路，没有人知道这些法规会怎样改动，或许你怎样进行测验，怎样测验那些没有知晓的规范。”
Nijssen说，在这种状况下，可编程性关于防止从头制造整个芯片或模块变得至关重要。
调试你的规划
和一切SoC相同，了解怎样调试这些体系，怎样构建丈量手法，能够协助人们在呈现大费事之前找出问题。
“跟着体系FPGA变得越来越像SoC，他们需求一套类似于SoC的开发和调试办法，”UltraSoC首席执行官Rupert Baines说。 “有一种单纯的主意以为，你能够在FPGA中看到任何东西，所以很简略调试。波形查看器能够查看到bit等级，可是并不能供给任何体系等级的信息。现在新的大型FPGA显着是体系级的。在体系等级上，你经过位勘探器取得的波形级视图没有太大效果，你需求的是逻辑剖析仪、协议剖析仪，以及处理器内核本身的杰出调试和盯梢功用。”
FPGA的巨细和杂乱性要求其验证进程类似于ASIC。先进的依据UVM的测验渠道支撑模仿，一般也支撑仿真。从主动规划查看到依据断语的验证，以及一系列强壮的求解器，办法东西在这里起着要害的效果。虽然FPGA的确能够比ASIC更快更廉价地修正，但在大型SoC中检测和确诊bug的难度意味着有必要在进入bring-up阶段之前进行完全的验证，OneSpin的Khan说。
事实上，在RTL输入和归纳后网表之间进行等效性查看方面，对FPGA SoC的验证要求或许比ASIC更高。与传统的ASIC逻辑归纳流程比较，FPGA的精细化、归纳和优化阶段一般需求对规划进行更多的修正。这些更改或许包含跨过周期鸿沟移动逻辑，以及在内存结构中完结寄存器。 Khan弥补道，完全的次序等价查看关于保证终究的FPGA规划依然契合RTL中开端的规划者目的至关重要。
在东西方面还有优化功用的空间。““许多嵌入式视觉运用程序都是在Zynq上编写的，功用或许是每秒5帧。但假如你在硬件上加快它，或许会提高到每秒25到30帧，这种改善空间为新式器材铺平了路途。问题在于，这些器材的模仿和验证并不简略。您需求整合软件和硬件，这很困难。 假如你把一切运算都放在SoC中运转，那就太慢了。每次模仿或许需求五到七个小时，假如你把多个模仿兼并起来，就能够节约时刻，”Aldec的de Luna说。
简而言之，杂乱ASIC中运用的同类办法现在正用于杂乱的FPGA。跟着这些器材被用于功用安全类型的运用，这变得越来越重要。
“这便是办法剖析的用武之地，经过办法剖析，能够得出过错的传达途径，然后验证这些途径，”Cadence商场营销总监Adam Sherer说。 “这些东西十分合适进行办法剖析。传统的FPGA验证办法简直不或许进行这些类型的验证。有一种十分盛行的观念以为，FPGA规划十分快，而且能够简略地以体系速度运转硬件测验，而且只需进行简略的仿真即可进行完整性查看。 把编程烧录到器材中，在试验室中实践运转，这是一条相对较快的验证途径，但试验室中的可调查性和可控性极端有限，由于它只能依据FPGA引脚的数据进行勘探，以便您能够在测验仪上看到它们。”
Breker Verification Systems首席营销官Dave Kelf对此表明附和。 “这使得这些器材得到验证的办法产生了风趣的改变。 曩昔，在小型器材上，经过将规划加载到FPGA中并在测验卡上实时运转，尽或许多地运转来验证它。跟着SoC和软件驱动规划的呈现，能够预期这种“自行规划原型”的验证办法或许适用于软件驱动技能，而且或许适用于该进程的某些阶段。 可是，在原型上辨认问题并对其进行调试十分杂乱，这个前期验证阶段需求模仿，因而SoC型FPGA看起来越来越像ASIC。SoC和FPGA之间的通用性使得验证进程更高效，调试和测验渠道也会通用。Portable Stimulus（便携式鼓励）等新进展将供给这种通用性，实践大将使得SoC FPGA更易于办理。”
定论
展望未来，Sherer表明，用户正在寻求将现在用在ASIC范畴里的更严厉的流程运用到FPGA流程中。
“有许多学习和剖析运用期望FPGA中有更多体系级调试技能，”他说。“FPGA社区一贯落后于最新的技能，倾向于运用十分传统的办法，因而他们需求训练和了解最新的技能和办法、规划、办理和需求的可追溯性。FPGA肯定需求那些来自SoC流程的元素，其驱动力来自终端运用中的那些职业规范，而不是FPGA本身。传统的FPGA工程师需求从头承受再教育。”
在需求灵敏性的运用、不断将可编程逻辑和硬线逻辑结合在一同的体系架构以及适用于两者的东西的推进下，ASIC和FPGA之间的鸿沟正在变得日益含糊。这种趋势短期内不会产生改变，由于需求这些组合的许多新运用范畴现在仍处于起步阶段。
